| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-16页 |
| 1.1 论文的背景及意义 | 第14-15页 |
| 1.2 论文的内容安排 | 第15-16页 |
| 第二章 信号采集处理板总体设计 | 第16-25页 |
| 2.1 系统分析 | 第16页 |
| 2.2 主要芯片选型 | 第16-24页 |
| 2.2.1 ADC9467 | 第16-18页 |
| 2.2.2 时钟分发芯片AD9520 | 第18页 |
| 2.2.3 FPGA K7-325T-FFG900 | 第18-21页 |
| 2.2.4 DSP TMS320C6670 | 第21-24页 |
| 2.3 CPCI-E标准总线平台介绍 | 第24页 |
| 2.4 本章小结 | 第24-25页 |
| 第三章 信号采集处理板的硬件设计 | 第25-43页 |
| 3.1 板卡电源模块设计 | 第25-33页 |
| 3.1.1 系统电源要求分析 | 第25-28页 |
| 3.1.2 电源设计方案 | 第28-32页 |
| 3.1.3 电源的上电顺序 | 第32-33页 |
| 3.2 时钟模块设计 | 第33-39页 |
| 3.2.1 系统时钟要求分析 | 第33-34页 |
| 3.2.2 时钟设计方案 | 第34-39页 |
| 3.3 板卡PCB设计 | 第39-41页 |
| 3.3.1 信号完整性设计 | 第39-40页 |
| 3.3.2 叠层设计 | 第40-41页 |
| 3.4 本章小结 | 第41-43页 |
| 第四章 信号采集处理板的高速接.设计 | 第43-57页 |
| 4.1 高速接.互联设计 | 第43-44页 |
| 4.2 SRIO模块设计与实现 | 第44-50页 |
| 4.2.1 SRIO协议介绍 | 第44-45页 |
| 4.2.2 基于FPGA芯片的SRIO模块 | 第45-47页 |
| 4.2.3 基于DSP芯片的SRIO模块 | 第47-48页 |
| 4.2.4 信号采集处理板卡的Serial RapidIO互联设计 | 第48-50页 |
| 4.3 以太网模块设计与实现 | 第50-52页 |
| 4.3.1 千兆以太网协议简介 | 第50-51页 |
| 4.3.2 基于DSP芯片的网络协处理器模块 | 第51页 |
| 4.3.3 信号采集处理板的千兆以太网接.设计 | 第51-52页 |
| 4.4 PCI-Express模块设计与实现 | 第52-55页 |
| 4.4.1 PCIe协议简介 | 第52页 |
| 4.4.2 基于DSP芯片的PCI-Express模块 | 第52-54页 |
| 4.4.3 信号采集处理板的PCIe互联设计及实现 | 第54-55页 |
| 4.5 本章小结 | 第55-57页 |
| 第五章 信号采集处理板卡的动态加载实现 | 第57-62页 |
| 5.1 DSP的加载原理 | 第57-58页 |
| 5.2 动态加载的具体操作方法 | 第58-61页 |
| 5.3 本章小结 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 致谢 | 第65-68页 |
| 作者简介 | 第68-69页 |
