3.125Gb/s SerDes发射系统中PLL时钟倍频器的设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第11-17页 |
| 1.1 课题背景与意义 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-13页 |
| 1.3 研究内容 | 第13-14页 |
| 1.3.1 设计指标 | 第13-14页 |
| 1.3.2 时钟倍频器的方案选择 | 第14页 |
| 1.4 论文组织 | 第14-17页 |
| 第2章 锁相环基本原理 | 第17-33页 |
| 2.1 锁相环的基本构成和工作状态 | 第17-18页 |
| 2.2 锁相环的线性分析 | 第18-22页 |
| 2.2.1 锁相环的相位数学模型 | 第18-20页 |
| 2.2.2 系统的稳定性分析 | 第20-22页 |
| 2.3 电荷泵锁相环的结构和原理 | 第22-27页 |
| 2.3.1 鉴频鉴相器 | 第23-24页 |
| 2.3.2 电荷泵 | 第24-25页 |
| 2.3.3 分频器 | 第25-26页 |
| 2.3.4 低通滤波器 | 第26-27页 |
| 2.4 电荷泵锁相环的相位噪声和抖动分析 | 第27-31页 |
| 2.4.1 相位噪声和抖动的关系 | 第27-29页 |
| 2.4.2 电荷泵锁相环噪声传递函数 | 第29-31页 |
| 2.5 本章小结 | 第31-33页 |
| 第3章 关键模块结构选择与分析 | 第33-43页 |
| 3.1 鉴频鉴相器 | 第33-36页 |
| 3.1.1 PFD结构的选择 | 第33-34页 |
| 3.1.2 PFD的非理想特性分析 | 第34-36页 |
| 3.2 电荷泵 | 第36-39页 |
| 3.2.1 CP结构的选择 | 第36页 |
| 3.2.2 CP的非理想特性分析 | 第36-39页 |
| 3.3 压控振荡器 | 第39-41页 |
| 3.3.1 VCO的结构选择 | 第39-40页 |
| 3.3.2 环形VCO的分析 | 第40-41页 |
| 3.4 分频器 | 第41-42页 |
| 3.4.1 分频器的方案选择 | 第41页 |
| 3.4.2 整数分频器的分析 | 第41-42页 |
| 3.5 本章小结 | 第42-43页 |
| 第4章 电荷泵锁相环电路设计 | 第43-61页 |
| 4.1 鉴频鉴相器的电路设计 | 第43-46页 |
| 4.2 电荷泵电路设计 | 第46-50页 |
| 4.3 压控振荡器的设计 | 第50-52页 |
| 4.4 分频器的设计 | 第52-55页 |
| 4.5 低通滤波器的设计 | 第55-59页 |
| 4.5.1 锁相环系统环路特性分析 | 第56-58页 |
| 4.5.2 LPF参数的计算 | 第58-59页 |
| 4.6 输入输出缓冲的设计 | 第59-60页 |
| 4.6.1 输入缓冲的设计 | 第59-60页 |
| 4.6.2 输出缓冲的设计 | 第60页 |
| 4.7 本章小结 | 第60-61页 |
| 第5章 系统的版图设计、仿真与测试结果 | 第61-73页 |
| 5.1 系统的版图设计 | 第61-64页 |
| 5.2 系统的后仿真结果 | 第64-69页 |
| 5.2.1 系统的瞬态后仿真结果 | 第64-66页 |
| 5.2.2 系统的噪声后仿真结果 | 第66-69页 |
| 5.3 测试方案和测试结果 | 第69-72页 |
| 5.3.1 测试方案 | 第69页 |
| 5.3.2 测试结果 | 第69-72页 |
| 5.4 本章小节 | 第72-73页 |
| 第6章 总结与展望 | 第73-75页 |
| 6.1 总结 | 第73-74页 |
| 6.2 展望 | 第74-75页 |
| 参考文献 | 第75-79页 |
| 致谢 | 第79-81页 |
| 攻读硕士学位期间发表的论文 | 第81页 |
