八位处理器的设计与验证
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题的背景和意义 | 第8-11页 |
| 1.1.1 国外现状 | 第8-9页 |
| 1.1.2 国内现状 | 第9-10页 |
| 1.1.3 研究意义 | 第10-11页 |
| 1.2 研究内容与章节安排 | 第11页 |
| 1.3 本章小结 | 第11-12页 |
| 第2章 处理器的基本设计构成 | 第12-24页 |
| 2.1 异步电路设计介绍 | 第12-16页 |
| 2.2 同步CPU流水线介绍 | 第16-19页 |
| 2.3 CPU的低功耗技术 | 第19-23页 |
| 2.4 本章小结 | 第23-24页 |
| 第3章 八位CPU的架构与设计 | 第24-44页 |
| 3.1 八位CPU的架构 | 第24-26页 |
| 3.2 高速异步ALU设计 | 第26-43页 |
| 3.2.1 ALU流水线设计 | 第26-27页 |
| 3.2.2 ALU内部结构 | 第27-32页 |
| 3.2.3 执行完成检测电路 | 第32页 |
| 3.2.4 运算操作 | 第32-39页 |
| 3.2.5 桶形移位器 | 第39-43页 |
| 3.3 本章小结 | 第43-44页 |
| 第4章 UVM验证方法学 | 第44-50页 |
| 4.1 UVM验证方法学介绍 | 第44-47页 |
| 4.1.1 UVM验证思想 | 第44-45页 |
| 4.1.2 UVM平台三大组成部分 | 第45-46页 |
| 4.1.3 UVM平台简介 | 第46-47页 |
| 4.2 System Verilog介绍 | 第47-48页 |
| 4.3 UVM平台架构组成 | 第48-49页 |
| 4.4 本章小结 | 第49-50页 |
| 第5章 CPU模块验证策略与实现 | 第50-60页 |
| 5.1 系统级验证环境 | 第50-53页 |
| 5.2 CPU子模块验证环境 | 第53-59页 |
| 5.2.1 CPU参考模型 | 第54-55页 |
| 5.2.2 随机指令发生器 | 第55-59页 |
| 5.3 本章小结 | 第59-60页 |
| 第6章 CPU设计性能与验证结果分析 | 第60-66页 |
| 6.1 实验结果分析 | 第60-63页 |
| 6.2 本章小结 | 第63-66页 |
| 总结与展望 | 第66-68页 |
| 参考文献 | 第68-72页 |
| 附录 | 第72-78页 |
| 攻读硕士期间发表的论文 | 第78-80页 |
| 致谢 | 第80页 |
