| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-22页 |
| ·论文研究的背景及意义 | 第9-12页 |
| ·国内外研究现状以及应用前景 | 第12-18页 |
| ·研究现状 | 第12-14页 |
| ·传统的ASIP设计流程 | 第14-15页 |
| ·ESL设计方法下的ASIP设计流程与技术实施方案 | 第15-16页 |
| ·ASIP指令集设计流程 | 第16-17页 |
| ·应用前景 | 第17-18页 |
| ·论文研究的主要内容 | 第18-21页 |
| ·论文结构安排 | 第21-22页 |
| 第2章 源码分析器 QUANTUM-PROFILER 设计 | 第22-38页 |
| ·细粒度源码分析介绍 | 第22-23页 |
| ·细粒度源码分析的相关工作 | 第23-25页 |
| ·细粒度分析策略设计与实现 | 第25-31页 |
| ·QUNTUM-PROFILER的应用 | 第31-37页 |
| ·本章小结 | 第37-38页 |
| 第3章 加密专用指令集设计 | 第38-56页 |
| ·处理器指令扩展方法 | 第38-39页 |
| ·基于开源可扩展构架OR1K指令体系结构的加密指令扩展 | 第39-55页 |
| ·加密源码分析结果应用 | 第39-41页 |
| ·基本块数据流图分析与指令设计 | 第41-55页 |
| ·协处理器中间寄存器的硬件与其专用访问指令(mtir,mfir)设计 | 第43页 |
| ·基本块LL5 与LL6 数据流图中的指令设计与其硬件实现 | 第43-46页 |
| ·基本块LL8 与LL9 数据流图中的指令设计与其硬件实现 | 第46-48页 |
| ·基本块LL11 与LL12 数据流图中的指令设计与其硬件实现 | 第48-49页 |
| ·基本块LL14 与LL15 数据流图中的指令设计与其硬件实现 | 第49-50页 |
| ·基本块LL17 与LL18 数据流图中的指令设计与其硬件实现 | 第50-51页 |
| ·基本块LL2 与LL3 数据流图中的指令设计与其硬件实现 | 第51-55页 |
| ·本章小结 | 第55-56页 |
| 第4章 加密专用处理器结构设计与验证 | 第56-70页 |
| ·OR1K CPU CORE体系结构简述 | 第56-57页 |
| ·加密专用协处理器核体系结构 | 第57-61页 |
| ·处理器的功能验证 | 第61-69页 |
| ·本章小结 | 第69-70页 |
| 结论 | 第70-72页 |
| 参考文献 | 第72-75页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第75-77页 |
| 致谢 | 第77页 |
