| 摘要 | 第1-4页 |
| Abstract | 第4-9页 |
| 第1章 绪论 | 第9-16页 |
| ·LTE 发展背景 | 第9-10页 |
| ·LTE 系统介绍 | 第10-14页 |
| ·LTE 系统架构 | 第10页 |
| ·LTE 系统无线接口协议 | 第10-11页 |
| ·LTE 系统的 L1 层（物理层）描述 | 第11-13页 |
| ·LTE 系统的 L2 层（链路层）描述 | 第13-14页 |
| ·LTE 系统的 L3 层（网络层）描述 | 第14页 |
| ·本文内容及章节安排 | 第14-16页 |
| 第2章 LTE 系统的安全性过程 | 第16-22页 |
| ·LTE 系统的安全性过程 | 第16-17页 |
| ·PDCP 子层的安全性功能 | 第17-22页 |
| ·PDCP 子层功能介绍 | 第17-18页 |
| ·PDCP 子层的数据传输过程 | 第18-20页 |
| ·PDCP 子层的安全性功能 | 第20-22页 |
| 第3章 LTE 安全性关键算法分析 | 第22-31页 |
| ·SNOW 3G 加密算法 | 第22-24页 |
| ·SNOW 3G 加密算法简介 | 第22-23页 |
| ·SNOW 3G 加密算法的结构 | 第23-24页 |
| ·祖冲之序列密码算法 | 第24-31页 |
| ·ZUC 算法 | 第25-27页 |
| ·128-EEA3 算法 | 第27-29页 |
| ·128-EIA3 算法 | 第29-31页 |
| 第4章 LTE 安全性算法的 FPGA 设计方案 | 第31-42页 |
| ·SNOW 3G 加密算法的 FPGA 设计方案 | 第31-32页 |
| ·LSFR 模块设计 | 第31页 |
| ·FSM 和 F 函数模块设计 | 第31-32页 |
| ·祖冲之序列密码算法的 FPGA 设计方案 | 第32-42页 |
| ·祖冲之序列密码算法总体设计 | 第32-35页 |
| ·ZUC 算法的高效设计 | 第35-39页 |
| ·128-EEA3 算法和 128-EIA3 算法的设计 | 第39-40页 |
| ·尾部处理模块和参数缓存模块设计 | 第40-42页 |
| 第5章 LTE 安全性算法接口设计方案 | 第42-58页 |
| ·接口整体设计方案 | 第42-43页 |
| ·XAUI 接口设计 | 第43-53页 |
| ·XAUI 接口和 XAUI IP 核介绍 | 第43-45页 |
| ·XAUI 核的参数配置 | 第45-51页 |
| ·XAUI 核的时钟结构设计 | 第51-52页 |
| ·XGMII 总线分析 | 第52-53页 |
| ·MAC IP 核和地址转换模块设计 | 第53-55页 |
| ·缓存 RAM 与 MAC 核间接口设计 | 第55-58页 |
| 第6章 安全性算法及接口的 FPGA 仿真和硬件实现 | 第58-85页 |
| ·仿真环境和硬件实现平台介绍 | 第58-61页 |
| ·仿真环境介绍 | 第58-59页 |
| ·硬件实现平台介绍 | 第59-61页 |
| ·祖冲之序列密码算法的仿真和性能分析 | 第61-74页 |
| ·ZUC 算法仿真分析 | 第61-65页 |
| ·EEA3 算法仿真分析 | 第65-68页 |
| ·EIA3 算法仿真分析 | 第68-71页 |
| ·算法顶层仿真分析 | 第71-72页 |
| ·算法整体性能分析 | 第72-73页 |
| ·ZUC 算法和 SNOW3G 算法性能对比 | 第73-74页 |
| ·算法接口仿真分析和硬件实现 | 第74-85页 |
| ·XAUI 核功能仿真分析 | 第74-78页 |
| ·缓存 RAM 和 MAC 间接口仿真分析 | 第78-80页 |
| ·整体接口的硬件实现 | 第80-85页 |
| 第7章 总结与展望 | 第85-87页 |
| 参考文献 | 第87-89页 |
| 致谢 | 第89-90页 |
| 附录 1 攻读硕士学位期间发表的论文 | 第90-91页 |
| 附录 2 主要英文缩写对照表 | 第91页 |