基于PUFs的Hash随机数发生器设计及其安全性分析
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-14页 |
| 1.1 课题背景与意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.3 研究内容与设计指标 | 第11-12页 |
| 1.3.1 研究内容 | 第11页 |
| 1.3.2 设计指标 | 第11-12页 |
| 1.4 本文组织结构 | 第12-14页 |
| 第二章 理论基础 | 第14-26页 |
| 2.1 PUFs的基本原理 | 第14页 |
| 2.2 数字PUFs的应用分类 | 第14-16页 |
| 2.2.1 强PUFs | 第15页 |
| 2.2.2 弱PUFs | 第15-16页 |
| 2.3 PUFs的性能指标 | 第16-19页 |
| 2.3.1 随机性 | 第17页 |
| 2.3.2 稳定性 | 第17-18页 |
| 2.3.3 正确性 | 第18页 |
| 2.3.4 扩散性 | 第18-19页 |
| 2.3.5 唯一性 | 第19页 |
| 2.4 伪随机数发生器 | 第19-21页 |
| 2.4.1 确定随机算法 | 第19-20页 |
| 2.4.2 参数与额外输入 | 第20-21页 |
| 2.5 Hash函数 | 第21-24页 |
| 2.6 本章小结 | 第24-26页 |
| 第三章 基于FPGA的PUFs特性分析和实现 | 第26-36页 |
| 3.1 仲裁器PUFs | 第26-27页 |
| 3.2 环形振荡器PUFs | 第27-29页 |
| 3.3 Anderson PUFs | 第29-31页 |
| 3.4 SRAM PUFs | 第31-33页 |
| 3.5 特性分析 | 第33-34页 |
| 3.6 本章小结 | 第34-36页 |
| 第四章 伪随机数发生器的设计 | 第36-46页 |
| 4.1 嫡监测模块的设计 | 第36-39页 |
| 4.1.1 功能分析 | 第36页 |
| 4.1.2 设计参数 | 第36-37页 |
| 4.1.3 硬件架构 | 第37-39页 |
| 4.2 Hash随机数发生器的设计 | 第39-43页 |
| 4.2.1 处理流程 | 第39-40页 |
| 4.2.2 硬件架构 | 第40-43页 |
| 4.3 安全性分析 | 第43-45页 |
| 4.4 本章小结 | 第45-46页 |
| 第五章 功能验证及结果分析 | 第46-54页 |
| 5.1 FPGA实现及测试平台搭建 | 第46-49页 |
| 5.1.1 FPGA实现 | 第46-48页 |
| 5.1.2 系统参数测试 | 第48-49页 |
| 5.1.3 测试平台搭建 | 第49页 |
| 5.2 随机性测试 | 第49-53页 |
| 5.2.1 NIST随机数检测套件 | 第49-51页 |
| 5.2.2 测试结果 | 第51-53页 |
| 5.3 本章小结 | 第53-54页 |
| 第六章 总结与展望 | 第54-56页 |
| 6.1 总结 | 第54页 |
| 6.2 展望 | 第54-56页 |
| 参考文献 | 第56-60页 |
| 致谢 | 第60-62页 |
| 攻读硕士学位期间发表的论文 | 第62页 |
