Ku波段频率合成器的设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 1 绪论 | 第7-10页 |
| ·研究背景与意义 | 第7页 |
| ·频率合成技术概述 | 第7-9页 |
| ·频率合成器的发展概况 | 第7-9页 |
| ·频率合成器的关键性能指标 | 第9页 |
| ·论文的主要工作 | 第9-10页 |
| 2 系统基本工作原理 | 第10-23页 |
| ·DDS基本结构 | 第10页 |
| ·DDS的工作原理 | 第10-11页 |
| ·理想和非理想情况下DDS输出的频谱特性 | 第11-13页 |
| ·理想情况下的杂散特性 | 第11-12页 |
| ·非理想情况下的杂散分析 | 第12-13页 |
| ·DDS杂散特性分析 | 第13-15页 |
| ·参考时钟引入的杂散 | 第13页 |
| ·相位截断引入的杂散 | 第13-14页 |
| ·幅度量化引入的杂散 | 第14页 |
| ·DAC转换引入的杂散 | 第14-15页 |
| ·其余可能引起杂散的因素 | 第15页 |
| ·锁相频率合成的组成和工作原理 | 第15-20页 |
| ·PLL的基本组成 | 第15-19页 |
| ·PLL的工作过程 | 第19-20页 |
| ·环路动态方程 | 第20页 |
| ·锁相环路噪声分析 | 第20-21页 |
| ·锁相环路带宽选择 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 3 KU波段频率源方案选择 | 第23-27页 |
| ·三种实现Ku波段频率源的方案 | 第23-25页 |
| ·DDS激励PLL方案 | 第23页 |
| ·DDS和PLL环外混频方案 | 第23-24页 |
| ·PLL内插DDS混频方案 | 第24-25页 |
| ·Ku波段频率合成器设计方案确定 | 第25-26页 |
| ·系统的设计指标 | 第25页 |
| ·最终方案确定 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 4 KU波段频率合成源的设计 | 第27-56页 |
| ·8.3G点频源实现 | 第27-38页 |
| ·ADF4106芯片介绍 | 第27-28页 |
| ·HMC510芯片介绍 | 第28-29页 |
| ·ADF4106设计仿真 | 第29-34页 |
| ·电源电路设计 | 第34-35页 |
| ·PLL硬件电路设计 | 第35页 |
| ·PCB及实物测试分析 | 第35-38页 |
| ·800-900M扫频源实现 | 第38-44页 |
| ·DDS芯片选择 | 第38-39页 |
| ·电源电路设计 | 第39页 |
| ·DDS控制电路 | 第39-40页 |
| ·AD9954电路设计 | 第40-41页 |
| ·DDS的软件调试 | 第41-42页 |
| ·扫频源中PLL硬件电路设计 | 第42-43页 |
| ·扫频源PCB及实物测试 | 第43-44页 |
| ·混频器 | 第44-47页 |
| ·选择混频器考虑因素 | 第44-45页 |
| ·混频器器件介绍 | 第45-46页 |
| ·混频器设计过程及其实物 | 第46-47页 |
| ·滤波器 | 第47-53页 |
| ·滤波器技术指标 | 第47页 |
| ·微带带通滤波器的设计 | 第47-49页 |
| ·微带滤波器的测试 | 第49-53页 |
| ·Ku波段频率合成器整体测试 | 第53-55页 |
| ·本章小结 | 第55-56页 |
| 结论 | 第56-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58-60页 |
