| 摘要 | 第1-6页 |
| Abstract | 第6-8页 |
| 目录 | 第8-10页 |
| 第一章 绪论 | 第10-15页 |
| ·课题研究背景及意义 | 第10-11页 |
| ·课题来源及研究内容 | 第11-13页 |
| ·论文的主要工作及各章节安排 | 第13-15页 |
| 第二章 △∑频率综合器系统分析及建模 | 第15-31页 |
| ·ΔΣ小数分频频率综合器 | 第15-16页 |
| ·整数分频频率综合器 | 第15页 |
| ·ΔΣ小数分频频率综合器 | 第15-16页 |
| ·802.11b/g/n 中的 ΔΣ 频率综合器性能指标 | 第16页 |
| ·ΔΣ频率综合器系统模型 | 第16-18页 |
| ·ΔΣ频率综合器的噪声模型 | 第18-20页 |
| ·ΔΣ频率综合器设计流程 | 第20-23页 |
| ·ΔΣ小数分频频率综合器建模 | 第23-29页 |
| ·鉴频鉴相器（PFD）建模 | 第24-26页 |
| ·电荷泵（CP）建模 | 第26-27页 |
| ·压控振荡器建模 | 第27-28页 |
| ·分频器建模 | 第28-29页 |
| ·模拟单元模型验证 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 △∑调制器和自适应频率校准 | 第31-45页 |
| ·ΔΣ调制器 | 第31-38页 |
| ·ΔΣ调制器的噪声整形 | 第32-34页 |
| ·MASH 1-1-1 结构的ΔΣ调制器 | 第34-36页 |
| ·MASH 2-1 结构的ΔΣ调制器 | 第36-37页 |
| ·单环结构的ΔΣ调制器 | 第37-38页 |
| ·自适应频率校准 | 第38-41页 |
| ·自适应频率校准常用结构 | 第39-40页 |
| ·AFC 设计 | 第40-41页 |
| ·ΔΣ频率综合器模型测试 | 第41-44页 |
| ·MASH1-1-1 结构下的ΔΣ频率综合器 | 第41-43页 |
| ·单环ΔΣ调制器的ΔΣ频率综合器 | 第43-44页 |
| ·本章小结 | 第44-45页 |
| 第四章 △∑频率综合器电路设计 | 第45-53页 |
| ·鉴频鉴相器电路设计 | 第45页 |
| ·电荷泵电路设计 | 第45-48页 |
| ·压控振荡器设计 | 第48-50页 |
| ·多模分频器设计 | 第50页 |
| ·版图 | 第50-51页 |
| ·电路仿真 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 第五章 芯片测试结果 | 第53-57页 |
| ·芯片测试外围电路 | 第53页 |
| ·VCO 测试 | 第53-54页 |
| ·频率综合器杂散测试 | 第54-55页 |
| ·相位噪声测试 | 第55页 |
| ·测试结果对比 | 第55-56页 |
| ·本章小结 | 第56-57页 |
| 总结与展望 | 第57-58页 |
| 参考文献 | 第58-62页 |
| 致谢 | 第62-63页 |
| 答辩委员会对论文的评定意见 | 第63页 |