基于网络处理器的分组处理平台研究及实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第1章 绪论 | 第7-11页 |
| ·网络处理器技术变化及发展趋势 | 第7-9页 |
| ·网络处理器的技术变化 | 第7-8页 |
| ·网络处理器的发展趋势 | 第8-9页 |
| ·课题研究情况 | 第9-11页 |
| ·课题研究的目的及意义 | 第9页 |
| ·国内外网络处理器的现状 | 第9-11页 |
| 第2章 NP 分组处理平台的架构 | 第11-20页 |
| ·系统平台硬件功能结构 | 第11-16页 |
| ·SMS 模块介绍 | 第12-15页 |
| ·分组处理平台的整体方案设计 | 第15-16页 |
| ·系统平台软件层面框架 | 第16-19页 |
| ·底层平面软件层次 | 第16-17页 |
| ·中间平面软件层次 | 第17-18页 |
| ·数据平面软件层次 | 第18-19页 |
| ·控制平面软件层次 | 第19页 |
| ·本章小结 | 第19-20页 |
| 第3章 可编程流水线的微码方案设计 | 第20-33页 |
| ·可编程流水线单元 | 第20-24页 |
| ·数据包指令设置计算块的特点 | 第20-22页 |
| ·微引擎访问点处理机制 | 第22-24页 |
| ·微引擎单元模块 | 第24-32页 |
| ·微引擎的框架介绍 | 第24-28页 |
| ·请求调度与仲裁 | 第28-31页 |
| ·数据包的封装 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第4章 可编程流水线微码转发的设计及实现 | 第33-52页 |
| ·嵌入式软件平台搭建 | 第33-35页 |
| ·微码开发环境 | 第35-36页 |
| ·流水线微码转发软件设计实现 | 第36-46页 |
| ·Start 模块设计 | 第36-39页 |
| ·VLAN 模块设计 | 第39-41页 |
| ·MAC 转发模块设计 | 第41-44页 |
| ·链路聚合模块设计 | 第44-45页 |
| ·IPV4 转发模块设计 | 第45-46页 |
| ·可编程流水线调用微引擎操作 | 第46-47页 |
| ·微引擎微代码文件实现 | 第47-52页 |
| ·请求部分区块 | 第47页 |
| ·XCM 部分区块 | 第47-48页 |
| ·微引擎 SRAM 代码具体现实 | 第48-52页 |
| 第5章 测试及应用案例 | 第52-56页 |
| ·模拟调试微码 | 第52-53页 |
| ·调试微码 | 第53-56页 |
| 第6章 结束语 | 第56-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58-60页 |
| 附录1 攻读硕士学位期间发表的论文 | 第60-61页 |
| 附录2 主要英文缩写语对照表 | 第61页 |
