DVB信道编解码算法研究与FPGA实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第1章 绪论 | 第9-12页 |
| ·课题背景 | 第9页 |
| ·信道编码的应用 | 第9-10页 |
| ·设计目标及论文组织 | 第10-12页 |
| 第2章 系统设计与总体结构 | 第12-16页 |
| ·开发平台以及设计流程 | 第12-13页 |
| ·平台简介 | 第12页 |
| ·FPGA设计流程 | 第12-13页 |
| ·系统设计 | 第13-16页 |
| ·系统简介 | 第13-14页 |
| ·系统解码部分设计方案 | 第14-16页 |
| 第3章 RS编解码算法与设计 | 第16-39页 |
| ·RS编码算法与 RS编码器的设计 | 第16-17页 |
| ·RS编码算法 | 第16页 |
| ·RS编码器设计 | 第16-17页 |
| ·RS解码算法与 RS解码器的设计 | 第17-33页 |
| ·RS解码算法 | 第17-26页 |
| ·RS解码器的设计实现 | 第26-33页 |
| ·伴随式计算器的设计 | 第26-29页 |
| ·错误位置计算器与错误值计算器的设计 | 第29-32页 |
| ·FIFO控制器的设计 | 第32-33页 |
| ·包同步的捕获与跟踪 | 第33-36页 |
| ·包同步的捕获与跟踪的设计 | 第33-36页 |
| ·包同步的捕获与跟踪的仿真 | 第36页 |
| ·SPI接口设计 | 第36-39页 |
| ·MPEG-2视频传输接口简介 | 第36-37页 |
| ·SPI接口实现 | 第37-39页 |
| 第4章 卷积交织原理与设计 | 第39-46页 |
| ·卷积交织的原理与设计方法 | 第39-43页 |
| ·交织的作用及原理 | 第39-42页 |
| ·卷积交织的实现方法 | 第42-43页 |
| ·解卷积交织器的实现 | 第43-46页 |
| 第5章 卷积编码与 VITERBI译码 | 第46-61页 |
| ·卷积编码的原理 | 第46-47页 |
| ·VITERBI译码器 | 第47-61页 |
| ·VITERBI译码算法 | 第47-51页 |
| ·VITERBI译码器设计与实现 | 第51-57页 |
| ·BMG分支度量模块 | 第52-53页 |
| ·ACS加比选模块 | 第53-56页 |
| ·SMU幸运路径管理单元模块 | 第56-57页 |
| ·VITERBI译码器接口设计及验证过程 | 第57-59页 |
| ·VITERBI译码器设计注意的问题 | 第59-61页 |
| 第6章 结束语 | 第61-62页 |
| 参考文献 | 第62-64页 |
| 致谢 | 第64-65页 |
| 附录 A | 第65-66页 |
