| 表目录 | 第1-9页 |
| 图目录 | 第9-11页 |
| 摘要 | 第11-12页 |
| ABSTRACT | 第12-13页 |
| 第一章 绪论 | 第13-22页 |
| ·数字信号处理器概述 | 第13-18页 |
| ·DSP芯片的发展 | 第13-15页 |
| ·DSP芯片体系结构的特点 | 第15-16页 |
| ·DSP设计与半导体工艺的发展 | 第16-18页 |
| ·高性能处理器的设计方法综述 | 第18-21页 |
| ·全定制设计方法 | 第18-19页 |
| ·标准单元的设计方法 | 第19页 |
| ·模块编译 | 第19-20页 |
| ·混合版图风格的设计方法 | 第20-21页 |
| ·本文研究的主要内容、目的及意义 | 第21页 |
| ·本文的结构 | 第21-22页 |
| 第二章 MHM体系结构概述 | 第22-27页 |
| ·MHM的CPU结构 | 第22-25页 |
| ·MHM结构及CPU | 第22-23页 |
| ·CPU的数据通路 | 第23-25页 |
| ·MHM的指令流水线 | 第25-26页 |
| ·MHM的研究方法 | 第26-27页 |
| 第三章 MHMD单元的逻辑设计 | 第27-46页 |
| ·D单元概述 | 第27-30页 |
| ·功能及结构简介 | 第27-28页 |
| ·相关指令介绍 | 第28-29页 |
| ·寻址模式 | 第29-30页 |
| ·需求分析及架构设计 | 第30-34页 |
| ·指令分析 | 第31-32页 |
| ·设计划分 | 第32-34页 |
| ·逻辑设计及综合 | 第34-39页 |
| ·延时的估计 | 第34-35页 |
| ·对综合的考虑 | 第35-37页 |
| ·综合工具和生产工艺的探讨 | 第37-39页 |
| ·电路设计 | 第39-44页 |
| ·电路实现形式的选择 | 第39-43页 |
| ·关键模块的电路设计 | 第43-44页 |
| ·流水线中的D单元 | 第44-46页 |
| 第四章 D单元的功能验证 | 第46-55页 |
| ·ASIC设计验证的一般方法 | 第46-48页 |
| ·模拟验证 | 第46-47页 |
| ·FPGA仿真验证 | 第47-48页 |
| ·功能测试码的开发与模拟验证 | 第48-55页 |
| ·功能测试码开发的原则 | 第49-50页 |
| ·D单元的模拟验证方案 | 第50-51页 |
| ·D单元功能测试码的开发及模拟验证 | 第51-54页 |
| ·D单元验证结果分析 | 第54-55页 |
| 第五章 D单元高性能加法器的定制设计 | 第55-75页 |
| ·加法器算法的发展 | 第55-57页 |
| ·一种经典的Sparse-Tree加法器结构 | 第57-58页 |
| ·加法器设计中的几项关键优化技术 | 第58-66页 |
| ·Cin信号调整 | 第59-60页 |
| ·Footless电路 | 第60-61页 |
| ·Keeper Circuit的改进 | 第61页 |
| ·Carry(进位)信号的改进 | 第61-62页 |
| ·采用NTP电路 | 第62-63页 |
| ·非关键路径上的电路优化 | 第63-66页 |
| ·动态电路的优化设计在加法器中的应用 | 第66-70页 |
| ·动态抗噪声预充电路 | 第66-68页 |
| ·降低偏斜CMOS电路电荷共享噪声的设计方法 | 第68-69页 |
| ·双阈值电压CMOS技术(Dual-Vt CMOS) | 第69-70页 |
| ·加法器版图设计及验证 | 第70-73页 |
| ·加法器版图设计 | 第70-72页 |
| ·加法器版图后验证 | 第72-73页 |
| ·本章小结 | 第73-75页 |
| 第六章 D单元其它模块的设计 | 第75-83页 |
| ·32位左移移位器设计 | 第75-76页 |
| ·求模单元的电路设计 | 第76-82页 |
| ·本章小结 | 第82-83页 |
| 第七章 D单元的版图实现 | 第83-85页 |
| ·定制模块合成验证 | 第83-84页 |
| ·D单元布局布线 | 第84-85页 |
| 第八章 结束语 | 第85-86页 |
| 致谢 | 第86-87页 |
| 参考文献 | 第87-90页 |
| 攻读硕士期间发表的论文 | 第90页 |