RS码译码算法及其实现的研究
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-19页 |
| ·信道编码定理及信道容量 | 第7-11页 |
| ·Shannon信道编码定理 | 第7-8页 |
| ·带限AWGN信道的信道容量 | 第8-9页 |
| ·数字调制AWGN信道的信道容量 | 第9-10页 |
| ·硬判决译码和软判决译码的信道容量 | 第10-11页 |
| ·信道编码理论与技术的发展历程及应用 | 第11-16页 |
| ·REED-SOLOMON码的发展及研究现状 | 第16-17页 |
| ·本文的研究内容及论文安排 | 第17-19页 |
| 第二章 REED-SOLOMON码及其译码算法 | 第19-45页 |
| ·RS码 | 第19-23页 |
| ·RS码的定义 | 第19-20页 |
| ·RS码的码重分布 | 第20-21页 |
| ·RS码的译码性能 | 第21-23页 |
| ·RS码的硬判决译码算法 | 第23-38页 |
| ·RS码的伴随式译码器 | 第24-30页 |
| ·RS码的表单译码算法 | 第30-38页 |
| ·RS码的软判决译码 | 第38-44页 |
| ·可靠度量度 | 第39-40页 |
| ·纠错纠删译码 | 第40页 |
| ·GMD算法 | 第40-41页 |
| ·Chase-II算法 | 第41页 |
| ·Koetter-Vardy算法 | 第41-44页 |
| ·小结 | 第44-45页 |
| 第三章 有限域乘法器的优化设计 | 第45-65页 |
| ·有限域概论 | 第45-50页 |
| ·有限域基础 | 第45-47页 |
| ·有限域乘法器 | 第47-50页 |
| ·FPGA的基本结构及其逻辑综合 | 第50-53页 |
| ·FPGA的基本结构 | 第51页 |
| ·FPGA的逻辑综合 | 第51-53页 |
| ·有限域乘法器的优化设计 | 第53-64页 |
| ·可行逻辑子函数的最优性分析 | 第53-55页 |
| ·有限域乘法器的函数分解 | 第55-56页 |
| ·有限域乘法器函数分解的几个优化准则 | 第56-58页 |
| ·设计实例 | 第58-62页 |
| ·常用域上乘法器的综合结果 | 第62-64页 |
| ·小结 | 第64-65页 |
| 第四章 连续纠错纠删译码 | 第65-81页 |
| ·引言 | 第65-66页 |
| ·快速GMD算法 | 第66-73页 |
| ·s删除译码 | 第66-67页 |
| ·最大定位多项式对及其性质 | 第67-68页 |
| ·最大定位多项式对更新算法 | 第68-70页 |
| ·关键方程求解算法 | 第70-71页 |
| ·复杂度分析 | 第71-73页 |
| ·软GMD算法 | 第73-79页 |
| ·低复杂度的重度指配算法 | 第73页 |
| ·软GMD译码 | 第73-74页 |
| ·可靠度量度 | 第74-75页 |
| ·复杂度分析 | 第75-76页 |
| ·仿真结果 | 第76-79页 |
| ·小结 | 第79-81页 |
| 第五章 CHASE译码 | 第81-97页 |
| ·引言 | 第81-82页 |
| ·AWGN信道条件下修正的CHASE算法 | 第82-90页 |
| ·可靠度量度 | 第82-84页 |
| ·修正的Chase算法 | 第84页 |
| ·最优性测试准则 | 第84-87页 |
| ·仿真结果 | 第87-90页 |
| ·衰落信道条件下的带删除的CHASE算法 | 第90-96页 |
| ·系统模型 | 第90-91页 |
| ·双重可靠度量度 | 第91-93页 |
| ·带删除的Chase算法 | 第93-94页 |
| ·仿真结果 | 第94-96页 |
| ·小结 | 第96-97页 |
| 第六章 结束语 | 第97-99页 |
| 致谢 | 第99-101页 |
| 参考文献 | 第101-111页 |
| 研究成果 | 第111页 |
