CISC微处理器存储管理单元的研究
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-5页 |
| 目录 | 第5-7页 |
| 1 绪论 | 第7-14页 |
| 1．1 课题的背景及研究意义 | 第7-8页 |
| 1．2 存储管理单元技术研究现状 | 第8-12页 |
| 1．3 论文研究内容及结构安排 | 第12-14页 |
| 2 IA-32存储管理单元研究 | 第14-38页 |
| 2．1 Intel存储管理单元的发展历史 | 第14-15页 |
| 2．2 存储管理单元功能概述 | 第15-21页 |
| 2．2．1 地址空间 | 第15-16页 |
| 2．2．2 地址空间管理机制 | 第16-17页 |
| 2．2．3 地址保护机制 | 第17-21页 |
| 2．3 段页式管理功能描述 | 第21-38页 |
| 2．3．1 分段单元 | 第21-29页 |
| 2．3．2 分页单元 | 第29-38页 |
| 3 龙腾C2的系统结构设计 | 第38-44页 |
| 3．1 概述 | 第38-39页 |
| 3．1．1 面临问题 | 第38页 |
| 3．1．2 设计思路 | 第38-39页 |
| 3．2 龙腾C2的总体结构 | 第39-41页 |
| 3．3 龙腾C2的流水线结构 | 第41-43页 |
| 3．4 龙腾C2的保护机制实现 | 第43-44页 |
| 4 龙腾C2的存储管理单元设计实现 | 第44-60页 |
| 4．1 龙腾C2的存储管理单元 | 第44-46页 |
| 4．2 分段单元设计 | 第46-51页 |
| 4．2．1 微指令格式 | 第46-47页 |
| 4．2．2 数据通路和控制通路 | 第47-49页 |
| 4．2．3 复杂时序设计 | 第49-51页 |
| 4．3 分页单元设计 | 第51-60页 |
| 4．3．1 数据通路和控制通路 | 第51-52页 |
| 4．3．2 TLB实现 | 第52-56页 |
| 4．3．3 复杂时序设计 | 第56-60页 |
| 5 系统的仿真和验证 | 第60-64页 |
| 5．1 验证策略 | 第60-61页 |
| 5．2 模块级仿真验证 | 第61-62页 |
| 5．3 系统级仿真验证 | 第62-64页 |
| 6 结束语 | 第64-65页 |
| 硕士期间发表的论文和参加的工作 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-69页 |
