网络性能测试仪设计方法的分析与研究
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第1章 引言 | 第8-13页 |
| ·性能测试的应用背景 | 第8-9页 |
| ·性能测试仪的研发现状 | 第9-11页 |
| ·本文研究的主要内容和主要贡献 | 第11-13页 |
| ·研究对象与目的 | 第11页 |
| ·论文结构与内容安排 | 第11页 |
| ·论文的主要贡献 | 第11-13页 |
| 第2章 性能测试模型的研究 | 第13-23页 |
| ·本章引论 | 第13页 |
| ·性能测试的基本结构 | 第13-17页 |
| ·性能测试的统计量 | 第14-15页 |
| ·性能测试的过程 | 第15-16页 |
| ·性能测试系统的结构 | 第16-17页 |
| ·性能测试的一般模型 | 第17-20页 |
| ·流量发生设备 | 第18-19页 |
| ·测试统计设备 | 第19-20页 |
| ·监管设备 | 第20页 |
| ·模型的适用性 | 第20-22页 |
| ·本章小结 | 第22-23页 |
| 第3章 性能测试仪设计的功能原理 | 第23-32页 |
| ·本章引论 | 第23页 |
| ·性能测试仪的功能参考模型 | 第23-26页 |
| ·数据平面 | 第24-25页 |
| ·控制平面 | 第25-26页 |
| ·监管平面 | 第26页 |
| ·测试仪功能实现中的设计要点 | 第26-29页 |
| ·高速的流量生成与处理 | 第26-27页 |
| ·流量模型的支持 | 第27-28页 |
| ·多个测试端口间的同步 | 第28-29页 |
| ·测试仪设计中的功能指标 | 第29-31页 |
| ·本章小结 | 第31-32页 |
| 第4章 性能测试仪的体系结构设计 | 第32-41页 |
| ·本章引论 | 第32页 |
| ·典型的体系结构 | 第32-35页 |
| ·单处理器结构 | 第32-33页 |
| ·基于总线的并行处理器结构 | 第33-34页 |
| ·基于网络控制的并行处理器结构 | 第34-35页 |
| ·体系结构的比较 | 第35-37页 |
| ·体系结构的功能分析 | 第37-38页 |
| ·体系结构设计的硬件支持 | 第38-40页 |
| ·测试仪的硬件结构设计 | 第38-39页 |
| ·测试仪的网络接口技术 | 第39页 |
| ·测试仪的扩展 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第5章 性能测试仪部分模块的设计 | 第41-58页 |
| ·本章引论 | 第41-42页 |
| ·10G 端口性能测试仪的总体结构 | 第42-45页 |
| ·性能测试仪的工作流程 | 第45-46页 |
| ·10G 光端口模块 | 第46-53页 |
| ·模块概要 | 第46-47页 |
| ·模块的功能 | 第47-49页 |
| ·模块的电路接口 | 第49-50页 |
| ·模块的驱动控制 | 第50-53页 |
| ·测试仪的软硬件接口 | 第53-55页 |
| ·CPU 控制系统的BSP | 第53-54页 |
| ·各模块的软硬件接口函数 | 第54-55页 |
| ·同步电路 | 第55-56页 |
| ·本章小结 | 第56-58页 |
| 第6章 性能测试中流抽样方法的应用 | 第58-68页 |
| ·本章引论 | 第58页 |
| ·高速测试中的问题 | 第58-59页 |
| ·实时性 | 第58页 |
| ·缓存容量限制 | 第58-59页 |
| ·流抽样方法在性能测试模型中的应用 | 第59-60页 |
| ·流抽样方法在性能测试仪中的实现 | 第60-65页 |
| ·流量发生模块对“流”的支持 | 第60-63页 |
| ·测试统计模块中“流”统计与报文抽样的实现 | 第63-65页 |
| ·流抽样方法的实验分析 | 第65-67页 |
| ·本章小结 | 第67-68页 |
| 第7章 结束语 | 第68-72页 |
| ·研究总结 | 第68页 |
| ·进一步的研究 | 第68-72页 |
| 致谢 | 第72页 |
| 声 明 | 第72-73页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第73页 |
