| 摘要 | 第1-12页 |
| ABSTRACT | 第12-13页 |
| 第一章 绪论 | 第13-17页 |
| ·课题研究背景及意义 | 第13-15页 |
| ·课题的提出 | 第13页 |
| ·国内外研究现状及发展趋势 | 第13-14页 |
| ·课题在理论与实践上的意义 | 第14-15页 |
| ·课题研制任务 | 第15-17页 |
| 第二章 数字通信及复接原理 | 第17-26页 |
| ·数字通信系统的组成 | 第17-18页 |
| ·数字通信系统的主要性能指标 | 第18-20页 |
| ·有效性指标 | 第18-19页 |
| ·可靠性指标 | 第19-20页 |
| ·数字复接基本理论 | 第20-26页 |
| ·数字复接原理 | 第20-22页 |
| ·同步数字复接 | 第22页 |
| ·准同步数字复接 | 第22-23页 |
| ·数字复接方式 | 第23-24页 |
| ·码速调整 | 第24-26页 |
| 第三章 高速误码仪发端子系统的方案设计 | 第26-40页 |
| ·伪随机序列及误码仪的码型选择 | 第26-31页 |
| ·伪随机序列的概念及性质 | 第26-27页 |
| ·m 序列的产生 | 第27-31页 |
| ·帧同步码的选择及长度的确定 | 第31-37页 |
| ·帧同步码码型的选择 | 第31-35页 |
| ·帧同步码码长的选择 | 第35-37页 |
| ·发送端总体设计方案 | 第37-40页 |
| ·时钟源的选择 | 第37页 |
| ·复接支路的确定 | 第37-38页 |
| ·复接芯片的选择 | 第38-40页 |
| 第四章 高速误码仪的硬件设计与实现 | 第40-70页 |
| ·高速数字电路设计中的一些问题 | 第41-46页 |
| ·接地反弹 | 第41-42页 |
| ·串扰 | 第42-43页 |
| ·反射 | 第43-44页 |
| ·电磁干扰及抑制措施 | 第44-46页 |
| ·LVDS 技术的有关问题 | 第46-54页 |
| ·LVDS 标准介绍 | 第47页 |
| ·LVDS 的工作原理 | 第47-48页 |
| ·LVDS 与其它技术的比较 | 第48-49页 |
| ·LVDS 技术的优点 | 第49-51页 |
| ·LVDS 的PCB 设计 | 第51-52页 |
| ·PCB 板上LVDS 的阻抗设计 | 第52-54页 |
| ·Virtex-II Pro 系列FPGA 结构及功能描述 | 第54-58页 |
| ·Virtex-II Pro 系列FPGA 与Virtex-II 系列FPGA 的差异 | 第54-55页 |
| ·Virtex-II Pro 系列FPGA 的一般结构 | 第55-57页 |
| ·Virtex-II Pro 系列FPGA 的配置模式 | 第57-58页 |
| ·高速误码仪的实际设计电路 | 第58-68页 |
| ·供电电路 | 第60-63页 |
| ·配置芯片XC18V04 设计电路 | 第63-64页 |
| ·JTAG 接口电路 | 第64-65页 |
| ·USB 微控制器CY7C68013 设计电路 | 第65-66页 |
| ·电平转换芯片74LVX3245 设计电路 | 第66页 |
| ·XC2VP4 设计电路 | 第66-68页 |
| ·PCB 设计参数及设计考虑 | 第68-70页 |
| 第五章 高速误码仪复接子系统的软件设计及实现 | 第70-93页 |
| ·FPGA 设计流程概述 | 第70-75页 |
| ·设计输入和综合 | 第71-72页 |
| ·设计实现 | 第72-74页 |
| ·设计验证 | 第74-75页 |
| ·高速误码仪发端子系统的FPGA 设计 | 第75-93页 |
| ·复接定时单元 | 第75-82页 |
| ·地址产生单元 | 第82-83页 |
| ·PN 码存储单元 | 第83-88页 |
| ·并串转换单元 | 第88-90页 |
| ·单双端变换与系统总体性能分析 | 第90-93页 |
| 第六章 高速误码仪实测参数 | 第93-97页 |
| ·PCB 板俯视图及阻抗参数 | 第93页 |
| ·输出时钟及数据参数 | 第93-97页 |
| 结束语 | 第97-99页 |
| 致谢 | 第99-100页 |
| 参考文献 | 第100-102页 |
| 作者在学期间取得的学术成果 | 第102页 |
