| 中文摘要 | 第1-4页 |
| 英文摘要 | 第4-11页 |
| 第一章 引言 | 第11-16页 |
| 1．1 课题目的和意义 | 第11-12页 |
| 1．2 国际国内研究状况和进展 | 第12-15页 |
| 1．2．1 模拟电视的CA系统 | 第12页 |
| 1．2．2 数字嵌入式的CA系统 | 第12页 |
| 1．2．3 可分离式的CA安全系统 | 第12页 |
| 1．2．4 软件CA平台 | 第12-13页 |
| 1．2．5 国外CA厂家调研 | 第13-14页 |
| 1．2．6 国内CA厂家调研 | 第14-15页 |
| 1．3 研究内容 | 第15-16页 |
| 第二章 条件接收系统原理 | 第16-27页 |
| 2．1 条件接收系统定义和意义 | 第16页 |
| 2．2 条件接收系统组成 | 第16-18页 |
| 2．2．1 用户信息管理系统 | 第17页 |
| 2．2．2节 目管理信息系统 | 第17-18页 |
| 2．2．3 加扰解扰系统 | 第18页 |
| 2．2．4 加密解密系统 | 第18页 |
| 2．3 条件接收系统实现方式 | 第18-21页 |
| 2．3．1 同密技术 | 第18-19页 |
| 2．3．2 多密技术 | 第19-21页 |
| 2．4 条件接收系统密码管理体系——三级加密体制 | 第21-27页 |
| 2．4．1 密码管理体系 | 第21-24页 |
| 2．4．2 条件接收的三级密码管理体系 | 第24-27页 |
| 第三章 系统方案设计与实现 | 第27-44页 |
| 3．1 概述 | 第27页 |
| 3．2 系统功能模块分析与划分设计 | 第27-30页 |
| 3．2．1 事件信息调度器（EIS） | 第28-29页 |
| 3．2．2 同密同步控制（SCS） | 第29页 |
| 3．2．3 授权控制信息发生器（ECMG） | 第29页 |
| 3．2．4 授权管理信息发生器（EMMG） | 第29页 |
| 3．2．5 专用数据发生器（PDG） | 第29页 |
| 3．2．6 定制SI发生器（CSIG） | 第29页 |
| 3．2．7 复用器配置（MuxConfig） | 第29-30页 |
| 3．2．8 SI发生器（SIG） | 第30页 |
| 3．2．9 发生器（PSIG） | 第30页 |
| 3．2．10 复用器（MUX） | 第30页 |
| 3．2．11 加扰器（SCR） | 第30页 |
| 3．2．12 控制字发生器（CWG） | 第30页 |
| 3．3 系统功能模块间接口分析和定义 | 第30-38页 |
| 3．3．1 ECMG与SCS的接口 | 第30-32页 |
| 3．3．2 EMMG与MUX的接口 | 第32-34页 |
| 3．3．3 PDG与MUX的接口 | 第34页 |
| 3．3．4 定制SI发生器和PSI发生器接口 | 第34页 |
| 3．3．5 接口通用消息定义 | 第34-38页 |
| 3．4 功能模块间时序和播出设计 | 第38-41页 |
| 3．4．1 时序 | 第38-40页 |
| 3．4．2 播出 | 第40-41页 |
| 3．5 功能模块间的系统层次 | 第41-42页 |
| 3．6 SCS共存 | 第42-44页 |
| 第四章 加扰与复用技术研究与设计 | 第44-72页 |
| 4．1 概述 | 第44页 |
| 4．2 加扰算法的研究与实现 | 第44-56页 |
| 4．2．1 对称密码体系及其在加扰器中作用 | 第44-48页 |
| 4．2．2 DVB公共加扰算法分析 | 第48-50页 |
| 4．2．3 加扰算法公共接口和DVB公共加扰算法逻辑设计 | 第50-56页 |
| 4．3 复用与解复用的研究与实现 | 第56-64页 |
| 4．3．1 TS流包同步检测 | 第56-60页 |
| 4．3．2 TS解复用 | 第60-61页 |
| 4．3．3 复用分析 | 第61-62页 |
| 4．3．4 复用实现 | 第62-64页 |
| 4．4 EMM和ECM生成方案设计与实现 | 第64-68页 |
| 4．4．1 MPEG-II传送层语法对CA系统的支持 | 第64-65页 |
| 4．4．2 EMM和ECM的格式和方案设计 | 第65-68页 |
| 4．5 复用和加扰同步设计与实现 | 第68-72页 |
| 4．5．1 同步问题研究 | 第68-69页 |
| 4．5．2 同步问题实现 | 第69-72页 |
| 第五章 FPGA逻辑设计与实现 | 第72-92页 |
| 5．1 概述 | 第72-73页 |
| 5．2 硬件核心逻辑的FPGA实现结构 | 第73-75页 |
| 5．2．1 硬件逻辑时序 | 第74页 |
| 5．2．2 TS-DEMUX和FIFOBuffer | 第74-75页 |
| 5．3 状态机的实现 | 第75-76页 |
| 5．4 时钟逻辑的实现 | 第76-79页 |
| 5．5 DA算法的研究与改进 | 第79-86页 |
| 5．5．1 传统DALUT结构 | 第79-81页 |
| 5．5．2 算法改进 | 第81-85页 |
| 5．5．3 性能理论分析 | 第85-86页 |
| 5．5．4 实际性能 | 第86页 |
| 5．6 DDS的FPGA设计和实现 | 第86-92页 |
| 5．6．1 DDS电路工作原理 | 第87-88页 |
| 5．6．2 利用FPGA设计DDS电路 | 第88-91页 |
| 5．6．3 性能分析 | 第91-92页 |
| 第六章 软件接口设计 | 第92-96页 |
| 6．1 驱动程序设计 | 第92-94页 |
| 6．1．1 寄存器的读写 | 第92-93页 |
| 6．1．2 DMA的操作 | 第93-94页 |
| 6．1．3 中断的处理 | 第94页 |
| 6．1．4 应用程序对驱动程序的调用 | 第94页 |
| 6．2 与硬件通信状态寄存器设计 | 第94-96页 |
| 第七章 综合与仿真 | 第96-117页 |
| 7．1 概述 | 第96-97页 |
| 7．2 FPGA开发流程 | 第97-98页 |
| 7．3 系统级功能和时序仿真 | 第98-109页 |
| 7．3．1 Modelsim及FLI接口介绍 | 第98页 |
| 7．3．2 系统仿真环境构建与设计 | 第98-100页 |
| 7．3．3 C语言对VHDL设计文件的协同仿真 | 第100-105页 |
| 7．3．4 仿真向量生成与结果处理技术 | 第105-109页 |
| 7．4 电路级的综合与仿真 | 第109-117页 |
| 7．4．1 逻辑综合 | 第110-111页 |
| 7．4．2 电路级功能和时序仿真 | 第111-117页 |
| 结论 | 第117-118页 |
| 参考文献 | 第118-120页 |
| 致谢 | 第120页 |
| 声明 | 第120-121页 |
| 本人简历 | 第121页 |
| 攻读硕士学位期间参与的项目情况 | 第121页 |
