| 第一章 引言 | 第1-27页 |
| 1．1 微电子技术的发展趋势 | 第15-18页 |
| 1．1．1 深亚微米技术 | 第15-16页 |
| 1．1．2 系统芯片技术 | 第16-18页 |
| 1．2 宽带接入技术与以太网 | 第18-22页 |
| 1．2．1 以太网技术 | 第19-20页 |
| 1．2．2 虚拟局域网VLAN技术 | 第20-21页 |
| 1．2．3 基于以太网的宽带接入技术 | 第21-22页 |
| 1．3 论文的选题背景 | 第22-24页 |
| 1．4 论文的研究工作 | 第24-25页 |
| 1．5 论文的组织结构 | 第25-27页 |
| 第二章 三端口以太网接口模块IP核结构设计研究 | 第27-51页 |
| 2．1三 端口以太网接口模块概述 | 第27-29页 |
| 2．1．1 涉及的IEEE标准 | 第27页 |
| 2．1．2三 端口以太网接口模块的功能要求 | 第27-28页 |
| 2．1．3 外部接口信号 | 第28-29页 |
| 2．2 交换结构分析 | 第29-34页 |
| 2．2．1 共享媒体交换结构 | 第30页 |
| 2．2．2 共享存储器交换结构 | 第30-31页 |
| 2．2．3 专用输出缓冲交换结构 | 第31-32页 |
| 2．2．4 空分交换交换结构 | 第32-33页 |
| 2．2．5 分析与比较 | 第33-34页 |
| 2．3 OSMSFV：一种改进型共享存储器交换结构 | 第34-38页 |
| 2．3．1 OSMSFV交换结构 | 第34-36页 |
| 2．3．2 描述符环 | 第36-38页 |
| 2．3．3 两种共享存储器交换结构的对比 | 第38页 |
| 2．4三 端口以太网接口模块的总体设计 | 第38-49页 |
| 2．4．1三 端口以太网接口模块对VLAN协议的支持考虑 | 第38-47页 |
| 2．4．1．1 协议剖析 | 第38-42页 |
| 2．4．1．1．1 协议概述 | 第38-39页 |
| 2．4．1．1．2 以太网中帧的分类 | 第39-40页 |
| 2．4．1．1．3 IEEE802．1D对优先级的实现规定 | 第40-41页 |
| 2．4．1．1．4 IEEE802．1Q对优先级的实现规定 | 第41-42页 |
| 2．4．1．2三 端口以太网接口模块对VLAN协议的实现 | 第42-46页 |
| 2．4．1．2．1 只支持VLAN包的方式 | 第43-44页 |
| 2．4．1．2．2 支持所有包种类的方式 | 第44-46页 |
| 2．4．1．3 实现方法分析 | 第46-47页 |
| 2．4．2三 端口以太网接口模块的结构设计 | 第47-49页 |
| 2．4．2．1 设计要点 | 第47-48页 |
| 2．4．2．2 总体结构 | 第48-49页 |
| 2．5 本章总结 | 第49-51页 |
| 第三章 以太网端口的工程设计研究 | 第51-71页 |
| 3．1 ENET端口的顶层设计 | 第51-52页 |
| 3．2 EIMDMA设计 | 第52-56页 |
| 3．2．1 EIMDMA的整体结构 | 第52-53页 |
| 3．2．2 接收DMA的状态机设计 | 第53-54页 |
| 3．2．3 发送DMA的状态机设计 | 第54-55页 |
| 3．2．4 优先级处理机制 | 第55-56页 |
| 3．3 ENET接收部分 | 第56-63页 |
| 3．3．1 地址比较 | 第57-61页 |
| 3．3．2 VLAN帧处理机制 | 第61-63页 |
| 3．4 ENET发送部分 | 第63-65页 |
| 3．4．1 ENET发送部分的结构 | 第63-64页 |
| 3．4．2 模块简述 | 第64-65页 |
| 3．4．2．1 以太网发送MAC | 第64-65页 |
| 3．4．2．2 发送MAC接口模块 | 第65页 |
| 3．4．2．3 发送FIFO | 第65页 |
| 3．5 流量控制的实现 | 第65-69页 |
| 3．5．1 IEEE802．3X流量控制标准 | 第66-68页 |
| 3．5．2 接收队列伸缩缓冲流量控制方法 | 第68-69页 |
| 3．6 本章总结 | 第69-71页 |
| 第四章 以太网状态机设计研究 | 第71-107页 |
| 4．1 控制类电路的设计方法 | 第71-76页 |
| 4．1．1 组合逻辑（硬连逻辑）控制器 | 第72-73页 |
| 4．1．2 微程序控制器 | 第73-76页 |
| 4．2 以太网状态机的总体设计 | 第76-78页 |
| 4．2．1 设计方法选择 | 第76-77页 |
| 4．2．2 总体结构 | 第77-78页 |
| 4．3 以太网状态机的工作流程 | 第78-80页 |
| 4．4 内部寄存器以及控制信号的设计 | 第80-84页 |
| 4．5 微码格式设计 | 第84-88页 |
| 4．5．1 转移指令格式 | 第85-86页 |
| 4．5．2 等待指令（存储器访问指令）格式 | 第86-87页 |
| 4．5．3 操作指令（正常指令）格式 | 第87-88页 |
| 4．6 程序计数器、指令寄存器模块和控制单元的设计 | 第88-91页 |
| 4．6．1 程序计数器 | 第88-91页 |
| 4．6．2 指令寄存器模块 | 第91页 |
| 4．6．3 控制单元 | 第91页 |
| 4．7 CoreBus接口 | 第91-94页 |
| 4．7．1 ESM寄存器 | 第91-94页 |
| 4．7．2 微码存储器接口 | 第94页 |
| 4．8 逻辑单元的设计 | 第94-103页 |
| 4．8．1 接收队列的状态转移及StateReg模块设 | 第96-98页 |
| 4．8．2 动态优先级控制技术及CurRx模块设计 | 第98-103页 |
| 4．9 局部总线接口 | 第103-106页 |
| 4．10 性能估计 | 第106页 |
| 4．11 本章总结 | 第106-107页 |
| 第五章 以太网状态机的验证方法研究 | 第107-124页 |
| 5．1 引言 | 第107页 |
| 5．2 以太网状态机及其验证要求 | 第107-110页 |
| 5．2．1 系统结构 | 第107-108页 |
| 5．2．2 工作流程 | 第108-109页 |
| 5．2．3 静态验证 | 第109-110页 |
| 5．3 正交试验设计法基本理论 | 第110-114页 |
| 5．3．1 因素与水平的定义 | 第110页 |
| 5．3．2 正交试验设计 | 第110-112页 |
| 5．3．3 水平数不等的正交试验 | 第112-114页 |
| 5．4 单包交换的验证方法 | 第114-117页 |
| 5．4．1 实验设计方法的选择 | 第114-115页 |
| 5．4．2 单包交换的因素与水平 | 第115页 |
| 5．4．3 包交换过程的正交试验设计 | 第115-117页 |
| 5．5 接收端口的状态图分析 | 第117-121页 |
| 5．5．1 状态定义 | 第117-118页 |
| 5．5．2 端口状态图 | 第118页 |
| 5．5．3 状态图分析 | 第118-120页 |
| 5．5．4 分析结论 | 第120-121页 |
| 5．6 以太网状态机验证方案 | 第121-123页 |
| 5．6．1 单路单包验证 | 第121页 |
| 5．6．2 单路多包验证 | 第121-122页 |
| 5．6．3 多路单包验证 | 第122-123页 |
| 5．7 本章总结 | 第123-124页 |
| 第六章 三端口以太网接口模块IP核的验证 | 第124-133页 |
| 6．1 验证环境概述 | 第124-125页 |
| 6．2 ENET端口的激励产生 | 第125-127页 |
| 6．3 虚拟CPU端口的模拟 | 第127页 |
| 6．4 验证过程 | 第127-132页 |
| 6．4．1 EIM的初始化及工作流程 | 第127-129页 |
| 6．4．1．1 初始化 | 第128页 |
| 6．4．1．2 包操作 | 第128-129页 |
| 6．4．1．2．1 包发送 | 第128-129页 |
| 6．4．1．2．2 包接收 | 第129页 |
| 6．4．2 以太网端口初始化及工作流程 | 第129-131页 |
| 6．4．2．1 初始化 | 第130页 |
| 6．4．2．2 包操作 | 第130-131页 |
| 6．4．2．2．1 包发送 | 第130-131页 |
| 6．4．2．2．2 包接收 | 第131页 |
| 6．4．3 验证过程的自动化 | 第131-132页 |
| 6．5 可综合性测试 | 第132页 |
| 6．6 本章总结 | 第132-133页 |
| 第七章 IAD专用SoC的研制 | 第133-142页 |
| 7．1 SOC的设计方法 | 第133-134页 |
| 7．2 SOC中IP核的互连 | 第134-136页 |
| 7．2．1 片上总线的层次结构 | 第135页 |
| 7．2．2 片上总线的分类 | 第135页 |
| 7．2．3 AMBA互连技术 | 第135-136页 |
| 7．3 SoC芯片ZCP310A的设计研究 | 第136-141页 |
| 7．3．1 设计方法的选择 | 第136-137页 |
| 7．3．2 片上互连标准的选择 | 第137页 |
| 7．3．3 芯片方案 | 第137-139页 |
| 7．3．4 地址空间分配 | 第139-141页 |
| 7．4 本章总结 | 第141-142页 |
| 第八章 总结与展望 | 第142-145页 |
| 8．1 全文总结 | 第142-143页 |
| 8．2 展望 | 第143-145页 |
| 参考文献 | 第145-151页 |
| 致谢 | 第151-152页 |
| 附录 | 第152-158页 |
| 个人简历 | 第158页 |
| 研究成果 | 第158页 |
| 学术论文 | 第158-159页 |
