| 第一章 引言 | 第1-12页 |
| ·物理目标 | 第7-8页 |
| ·北京正负电子对撞机(BEPCⅡ) | 第8-10页 |
| ·北京谱仪(BESⅢ) | 第10-12页 |
| 第二章 触发判选系统 | 第12-17页 |
| ·事例率的估计 | 第12-14页 |
| ·多束团束流对BESⅢ触发判选系统的要求 | 第14-15页 |
| ·触发判选体系的结构 | 第15-17页 |
| 第三章 现场可编程门阵列(FPGA) | 第17-27页 |
| ·FPGA的发展、特征及应用前景 | 第17-18页 |
| ·SPARTAN XL系列FPGA介绍 | 第18-25页 |
| ·FPGA的基本结构 | 第19-21页 |
| ·FPGA的JTAG接口 | 第21-23页 |
| ·FPGA的硬件调试(Hardware Debug) | 第23-25页 |
| ·可编程逻辑器件的设计流程 | 第25-27页 |
| 第四章 可编程流水线数字延迟插件的研制 | 第27-50页 |
| ·设计思想的提出 | 第27-28页 |
| ·插件的结构和设计介绍 | 第28-48页 |
| ·插件信号接口部分电路设计 | 第30-34页 |
| ·插件VME接口电路 | 第34-37页 |
| ·VME总线的读写控制逻辑 | 第37-39页 |
| ·可编程流水线延迟单元设计 | 第39-45页 |
| ·延迟检测单元的设计 | 第45-46页 |
| ·硬件的配置电路 | 第46-48页 |
| ·硬件设计中的一些考虑 | 第48-50页 |
| 第五章 插件的测试 | 第50-55页 |
| 第六章 结束语 | 第55-56页 |
| 附录Ⅰ 设计中使用的VHDL设计 | 第56-58页 |
| 附录Ⅱ 延迟代码的编码程序 | 第58-59页 |
| 参考文献 | 第59-61页 |
| 致谢 | 第61-66页 |