基于改进的SCR算法的NBI抑制技术研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-15页 |
| ·课题研究背景 | 第10页 |
| ·研究现状 | 第10-12页 |
| ·窄带干扰抑制技术研究的必要性 | 第10-11页 |
| ·窄带干扰抑制技术研究现状 | 第11-12页 |
| ·论文主要工作及章节安排 | 第12-15页 |
| 第2章 边带相关置换算法 | 第15-25页 |
| ·接收信号与干扰建模 | 第15-16页 |
| ·边带相关置换算法(SCR)原理 | 第16-17页 |
| ·变换域干扰置零算法 | 第17-19页 |
| ·仿真分析 | 第19-24页 |
| ·SCR算法置换范围仿真 | 第19-20页 |
| ·SCR算法与变换域干扰置零算法性能比较 | 第20-24页 |
| ·本章小结 | 第24-25页 |
| 第3章 基于重叠加窗的SCR改进算法 | 第25-44页 |
| ·频谱泄漏现象与栅栏现象 | 第25-29页 |
| ·频谱分析与频谱泄漏现象 | 第25-28页 |
| ·栅栏现象 | 第28-29页 |
| ·频谱泄漏现象的抑制 | 第29-38页 |
| ·频谱泄漏现象的抑制方法 | 第29-30页 |
| ·窗函数 | 第30-34页 |
| ·窗函数选取 | 第34-37页 |
| ·抑制泄漏现象的频谱仿真 | 第37-38页 |
| ·基于重叠加窗的SCR干扰抑制算法 | 第38-43页 |
| ·重叠加窗原理 | 第38-40页 |
| ·基于重叠加窗的SCR算法的实现原理 | 第40页 |
| ·基于重叠加窗的SCR算法性能改善 | 第40-42页 |
| ·加窗的SCR算法性能分析 | 第42-43页 |
| ·本章小结 | 第43-44页 |
| 第4章 边带相关置换算法的FPGA实现 | 第44-70页 |
| ·FPGA简介及开发流程 | 第44-50页 |
| ·FPGA芯片特点 | 第44-46页 |
| ·完整的FPGA设计开发流程 | 第46-48页 |
| ·VerilogHDL硬件描述语言 | 第48-50页 |
| ·SIGNALTAP Ⅱ逻辑分析器 | 第50-52页 |
| ·硬件实现方法 | 第52-59页 |
| ·流水线操作 | 第53-54页 |
| ·分频器设计与时钟管理 | 第54-57页 |
| ·片内存储器 | 第57-58页 |
| ·FPGA编程与配置方式 | 第58-59页 |
| ·实现平台 | 第59-67页 |
| ·整体实现方法 | 第59-60页 |
| ·数据的进制转换 | 第60-61页 |
| ·模块单元设计与仿真 | 第61-65页 |
| ·芯片资源 | 第65-66页 |
| ·总体仿真结果及资源占用率 | 第66-67页 |
| ·结果分析 | 第67-68页 |
| ·本章小结 | 第68-70页 |
| 结论 | 第70-72页 |
| 参考文献 | 第72-76页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第76-77页 |
| 致谢 | 第77页 |
