NAND Flash控制器的FPGA实现
| 摘要 | 第3-4页 |
| abstract | 第4页 |
| 第一章 绪论 | 第7-12页 |
| 1.1 背景与意义 | 第7-9页 |
| 1.2 国内外研究现状 | 第9-10页 |
| 1.3 研究内容及论文结构 | 第10-12页 |
| 第二章 NAND Flash存储器结构 | 第12-20页 |
| 2.1 NAND Flash存储器 | 第12-14页 |
| 2.1.1 flash管脚介绍 | 第12页 |
| 2.1.2 存储芯片选择 | 第12-14页 |
| 2.2 NAND Flash结构 | 第14-16页 |
| 2.3 NAND Flash接口 | 第16-17页 |
| 2.4 NAND Flash基本操作时序 | 第17-19页 |
| 2.4.1 命令锁存操作 | 第17-18页 |
| 2.4.2 地址锁存操作 | 第18-19页 |
| 2.5 本章小结 | 第19-20页 |
| 第三章 NAND Flash控制器设计 | 第20-36页 |
| 3.1 控制器结构 | 第20页 |
| 3.2 控制器接口 | 第20-22页 |
| 3.3 主控逻辑模块 | 第22-23页 |
| 3.4 toggle模块设计 | 第23-24页 |
| 3.5 双向接口设计 | 第24页 |
| 3.6 FIFO模块 | 第24-25页 |
| 3.7 控制器PL模块构架 | 第25-26页 |
| 3.8 控制器PS模块构架 | 第26页 |
| 3.9 NAND Flash主要操作 | 第26-35页 |
| 3.9.1 复位操作 | 第26-28页 |
| 3.9.2 读ID操作 | 第28-29页 |
| 3.9.3 SETFeature操作 | 第29-31页 |
| 3.9.4 GETFeature操作 | 第31-32页 |
| 3.9.5 读页操作 | 第32-33页 |
| 3.9.6 写页操作 | 第33-34页 |
| 3.9.7 块擦除操作 | 第34-35页 |
| 3.10 本章小结 | 第35-36页 |
| 第四章 NAND FlashPHY设计 | 第36-42页 |
| 4.1 PHY结构 | 第36-37页 |
| 4.2 延时锁相环结构 | 第37页 |
| 4.3 写通道 | 第37-39页 |
| 4.4 读通道 | 第39-41页 |
| 4.5 控制信号通道 | 第41页 |
| 4.6 本章小结 | 第41-42页 |
| 第五章 功能仿真与板级验证 | 第42-54页 |
| 5.1 功能仿真 | 第42-47页 |
| 5.1.1 仿真平台 | 第42页 |
| 5.1.2 仿真结果分析 | 第42-47页 |
| 5.2 硬件平台搭建 | 第47-49页 |
| 5.3 板级验证结果分析 | 第49-53页 |
| 5.4 本章小结 | 第53-54页 |
| 第六章 总结与展望 | 第54-56页 |
| 6.1 全文总结 | 第54页 |
| 6.2 研究展望 | 第54-56页 |
| 参考文献 | 第56-59页 |
| 作者在读期间科研成果简介 | 第59-60页 |
| 致谢 | 第60页 |
