DDR3访存调度优化研究
| 摘要 | 第9-10页 |
| ABSTRACT | 第10页 |
| 第一章 绪论 | 第11-19页 |
| 1.1 研究背景与意义 | 第11-14页 |
| 1.1.1 “存储墙”问题 | 第11-13页 |
| 1.1.2 解决“存储墙”的技术 | 第13-14页 |
| 1.2 国内外研究现状 | 第14-16页 |
| 1.3 主要研究内容 | 第16-18页 |
| 1.4 论文结构 | 第18-19页 |
| 第二章 DDR3DRAM存储技术 | 第19-39页 |
| 2.1 DDR3功能 | 第19页 |
| 2.2 DRAM存储结构 | 第19-22页 |
| 2.2.1 DRAM存储单元 | 第19-21页 |
| 2.2.2 DRAM存储体结构 | 第21-22页 |
| 2.3 关键技术介绍 | 第22-25页 |
| 2.4 工作机制 | 第25-32页 |
| 2.4.1 工作状态机 | 第25-27页 |
| 2.4.2 DDR3时序参数 | 第27-28页 |
| 2.4.3 上电及初始化 | 第28页 |
| 2.4.4 模式寄存器设置 | 第28-30页 |
| 2.4.5 基本命令 | 第30-32页 |
| 2.5 读写延迟 | 第32-38页 |
| 2.5.1 读操作 | 第33-38页 |
| 2.5.2 写操作 | 第38页 |
| 2.6 小结 | 第38-39页 |
| 第三章 最优访存调度模型 | 第39-53页 |
| 3.1 最优访存流问题建模 | 第39-44页 |
| 3.1.1 问题描述 | 第39-41页 |
| 3.1.2 整数线性规划 | 第41-43页 |
| 3.1.3 模型建立与分析 | 第43-44页 |
| 3.2 实验环境介绍 | 第44-48页 |
| 3.2.1 平台功能介绍 | 第44-45页 |
| 3.2.2 CPLEX应用 | 第45-47页 |
| 3.2.3 STREAM测试 | 第47-48页 |
| 3.3 实验结果及分析 | 第48-52页 |
| 3.3.1 最优调度模型 | 第48-49页 |
| 3.3.2 窗口化的优化方案 | 第49-52页 |
| 3.4 小结 | 第52-53页 |
| 第四章 改进蚁群调度优化算法访存性能测试 | 第53-61页 |
| 4.1 蚁群调度算法 | 第53-54页 |
| 4.2 改进的蚁群调度算法 | 第54-56页 |
| 4.3 实验结果分析与比较 | 第56-60页 |
| 4.3.1 算法性能分析 | 第56-59页 |
| 4.3.2 算法参数对性能的影响 | 第59-60页 |
| 4.4 小结 | 第60-61页 |
| 第五章 结束语 | 第61-63页 |
| 5.1 工作总结 | 第61-62页 |
| 5.2 工作展望 | 第62-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-68页 |
| 作者在学期间取得的学术成果 | 第68页 |
