取样示波器等效采样系统设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第11-19页 |
| 1.1 研究背景 | 第11-13页 |
| 1.1.1 研究意义 | 第11-12页 |
| 1.1.2 课题背景 | 第12-13页 |
| 1.2 取样示波器数据采集概述 | 第13-16页 |
| 1.2.1 取样示波器发展简述 | 第13-14页 |
| 1.2.2 取样示波器数据采集简述 | 第14-16页 |
| 1.3 研究内容及论文安排 | 第16-19页 |
| 第二章 取样示波器等效采样技术基础 | 第19-27页 |
| 2.1 信号采样基础理论 | 第19-23页 |
| 2.1.1 奈奎斯特采样定理 | 第19-20页 |
| 2.1.2 ADC原理 | 第20-22页 |
| 2.1.3 DAC原理 | 第22-23页 |
| 2.2 信号采样方式 | 第23-26页 |
| 2.2.1 实时采样 | 第23页 |
| 2.2.2 等效采样 | 第23-26页 |
| 2.2.2.1 随机等效采样 | 第23-24页 |
| 2.2.2.2 顺序等效采样 | 第24-26页 |
| 2.3 本章小结 | 第26-27页 |
| 第三章 取样示波器等效采样系统方案设计 | 第27-33页 |
| 3.1 等效采样系统总体方案设计 | 第27-29页 |
| 3.1.1 基于等效采样的TDR数据采集系统简介 | 第27-28页 |
| 3.1.2 取样示波器等效采样系统总体方案设计 | 第28-29页 |
| 3.2 等效采样系统硬件方案 | 第29-30页 |
| 3.3 等效采样系统程序方案 | 第30-32页 |
| 3.4 本章小结 | 第32-33页 |
| 第四章 取样示波器等效采样系统电路设计 | 第33-50页 |
| 4.1 采样硬件系统设计 | 第33-34页 |
| 4.2 采样电路硬件设计 | 第34-45页 |
| 4.2.1 ADC硬件设计 | 第34-37页 |
| 4.2.1.1 现有ADC电路 | 第34-35页 |
| 4.2.1.2 低带宽AD9243 | 第35-36页 |
| 4.2.1.3 选用AD9251 | 第36-37页 |
| 4.2.2 通道切换硬件设计 | 第37-38页 |
| 4.2.3 偏置硬件设计 | 第38-40页 |
| 4.2.4 增益硬件设计 | 第40-42页 |
| 4.2.5 差分硬件设计 | 第42-43页 |
| 4.2.6 滤波硬件设计 | 第43页 |
| 4.2.7 差分时钟硬件设计 | 第43-45页 |
| 4.2.8 输出缓冲硬件设计 | 第45页 |
| 4.3 步进延时电路设计 | 第45-49页 |
| 4.3.1 时钟处理模块 | 第45-48页 |
| 4.3.2 延时取样触发电路 | 第48-49页 |
| 4.4 本章小结 | 第49-50页 |
| 第五章 取样示波器等效采样系统程序设计 | 第50-66页 |
| 5.1 程序载体FPGA简介 | 第50-52页 |
| 5.1.1 取样示波器所用FPGA介绍 | 第50-51页 |
| 5.1.2 下载配置电路 | 第51-52页 |
| 5.2 等效采样逻辑控制流程 | 第52-65页 |
| 5.2.1 通信接口模块设计 | 第54-57页 |
| 5.2.2 步进延时程序的设计 | 第57-59页 |
| 5.2.3 两路同时测量程序设计 | 第59页 |
| 5.2.4 差分测量程序设计 | 第59-62页 |
| 5.2.5 平均测量模式设计 | 第62-63页 |
| 5.2.6 ADC测量控制程序设计 | 第63-65页 |
| 5.3 本章小结 | 第65-66页 |
| 第六章 测试结果 | 第66-80页 |
| 6.1 测试方案 | 第66-79页 |
| 6.1.1 高速信号等效采样测试 | 第66-68页 |
| 6.1.2 时域反射波形测试 | 第68-79页 |
| 6.1.2.1 差分测试 | 第71-72页 |
| 6.1.2.2 平均测试 | 第72页 |
| 6.1.2.3 增益测试 | 第72-74页 |
| 6.1.2.4 偏置测试 | 第74-77页 |
| 6.1.2.5 偏置增益测试 | 第77-79页 |
| 6.2 本章小结 | 第79-80页 |
| 第七章 全文总结与展望 | 第80-81页 |
| 7.1 全文总结 | 第80页 |
| 7.2 后续工作展望 | 第80-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-84页 |
