| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第1章 绪论 | 第8-13页 |
| 1.1 课题的研究背景及意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.3 论文章节安排 | 第11-13页 |
| 第2章 PAL-LVDS 视频转接板系统方案设计 | 第13-19页 |
| 2.1 系统设计构架 | 第13-14页 |
| 2.2 视频解码模块设计 | 第14-15页 |
| 2.3 视频图像处理模块设计 | 第15-16页 |
| 2.4 视频存储模块设计 | 第16页 |
| 2.5 视频编码模块设计 | 第16-17页 |
| 2.6 系统供电模块设计 | 第17-18页 |
| 2.7 本章小结 | 第18-19页 |
| 第3章 FPGA 设计概述 | 第19-25页 |
| 3.1 FPGA 简介 | 第19-20页 |
| 3.2 FPGA 的设计流程 | 第20-22页 |
| 3.3 硬件描述语言 Verilog HDL 介绍 | 第22-23页 |
| 3.4 IP 核简介 | 第23-24页 |
| 3.5 本章小结 | 第24-25页 |
| 第4章 相关视频格式转换算法研究 | 第25-47页 |
| 4.1 相关视频信号的描述 | 第25-28页 |
| 4.1.1 PAL 制信号概述 | 第25-27页 |
| 4.1.2 LVDS 信号概述 | 第27-28页 |
| 4.2 ITU-R BT.656 视频标准接口 | 第28-31页 |
| 4.3 数字视频处理相关算法 | 第31-46页 |
| 4.3.1 隔行转逐行技术 | 第31-36页 |
| 4.3.2 帧频提升技术 | 第36-39页 |
| 4.3.3 分辨率转换技术 | 第39-44页 |
| 4.3.4 色度空间转换 YUV-RGB | 第44-46页 |
| 4.4 本章小结 | 第46-47页 |
| 第5章 PAL-LVDS 视频转接板硬件设计 | 第47-64页 |
| 5.1 FPGA 主控模块接口设计 | 第48-49页 |
| 5.1.1 主控芯片选型 | 第48页 |
| 5.1.2 主控模块接口设计 | 第48-49页 |
| 5.2 视频解码模块接口设计 | 第49-52页 |
| 5.2.1 解码芯片选型 | 第49-50页 |
| 5.2.2 解码模块接口设计 | 第50-52页 |
| 5.3 存储模块接口设计 | 第52-54页 |
| 5.3.1 存储芯片选型 | 第52-53页 |
| 5.3.2 存储模块接口设计 | 第53-54页 |
| 5.4 视频编码模块接口设计 | 第54-56页 |
| 5.4.1 编码芯片选型 | 第54页 |
| 5.4.2 编码模块接口设计 | 第54-56页 |
| 5.5 系统供电模块硬件设计 | 第56-59页 |
| 5.5.1 供电芯片选型 | 第56-57页 |
| 5.5.2 供电部分的电路设计 | 第57-59页 |
| 5.6 时钟与配置电路设计 | 第59-61页 |
| 5.7 系统 PCB 设计 | 第61-63页 |
| 5.8 本章小结 | 第63-64页 |
| 第6章 PAL-LVDS 软件设计及相关 IP 核生成 | 第64-78页 |
| 6.1 系统软件设计思路 | 第64-65页 |
| 6.2 IIC 控制模块设计 | 第65-68页 |
| 6.3 隔行扫描转逐行扫描 IP 核的生成与验证 | 第68-73页 |
| 6.4 帧频变换 IP 核的生成与验证 | 第73-75页 |
| 6.5 分辨率转换的设计 | 第75-76页 |
| 6.6 YUV-RGB 转换设计 | 第76-77页 |
| 6.7 本章小结 | 第77-78页 |
| 第7章 系统调试及实验结果分析 | 第78-82页 |
| 7.1 实验器材及调试步骤 | 第78页 |
| 7.2 系统调试及实验结果 | 第78-81页 |
| 7.3 本章小结 | 第81-82页 |
| 第8章 总结与展望 | 第82-84页 |
| 8.1 本文工作总结 | 第82-83页 |
| 8.2 存在问题和展望 | 第83-84页 |
| 参考文献 | 第84-87页 |
| 攻读硕士期间发表的论文和科研成果 | 第87-88页 |
| 致谢 | 第88页 |