高性能嵌入式处理器的FPGA验证
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 英语缩略语表 | 第7-9页 |
| 目录 | 第9-11页 |
| 第一章 绪论 | 第11-14页 |
| 1.1 论文研究背景 | 第11-12页 |
| 1.2 目前研究现状 | 第12-13页 |
| 1.3 论文的主要内容与章节安排 | 第13-14页 |
| 第二章 嵌入式处理器结构 | 第14-19页 |
| 2.1 嵌入式处理器结构分析 | 第14-15页 |
| 2.2 嵌入式处理器总线分析 | 第15-16页 |
| 2.3 验证对象结构 | 第16-18页 |
| 2.4 本章小结 | 第18-19页 |
| 第三章 验证技术研究 | 第19-32页 |
| 3.1 芯片设计流程 | 第19-21页 |
| 3.2 功能验证方法 | 第21-22页 |
| 3.3 FPGA 验证流程 | 第22-24页 |
| 3.4 代码优化 | 第24-25页 |
| 3.5 代码移植 | 第25-28页 |
| 3.6 代码分割 | 第28页 |
| 3.7 硬件调试方法 | 第28-31页 |
| 3.7.1 软件可访问寄存器 | 第29页 |
| 3.7.2 测试引脚 | 第29-30页 |
| 3.7.3 Xilinx ChipScope | 第30-31页 |
| 3.8 本章小结 | 第31-32页 |
| 第四章 FPGA 验证资源 | 第32-42页 |
| 4.1 FPGA 芯片结构 | 第32-37页 |
| 4.1.1 数字时钟管理 | 第33-36页 |
| 4.1.2 专用硬核 | 第36-37页 |
| 4.2 IP 资源 | 第37-38页 |
| 4.3 FPGA 验证板 | 第38-41页 |
| 4.4 本章小结 | 第41-42页 |
| 第五章 验证平台设计 | 第42-58页 |
| 5.1 验证平台需求分析 | 第42-46页 |
| 5.2 代码移植具体实施 | 第46-52页 |
| 5.2.1 本项目涉及内容 | 第46-47页 |
| 5.2.2 具体实施过程 | 第47-52页 |
| 5.3 基本系统搭建过程 | 第52-57页 |
| 5.3.1 CPU 核测试 | 第53-55页 |
| 5.3.2 DDR3 测试 | 第55-57页 |
| 5.4 本章小结 | 第57-58页 |
| 第六章 验证结果分析 | 第58-66页 |
| 6.1 验证目标 | 第58页 |
| 6.2 验证环境和软件工具 | 第58-61页 |
| 6.3 模块级验证 | 第61-63页 |
| 6.4 系统级验证 | 第63-64页 |
| 6.5 应用验证 | 第64-65页 |
| 6.6 本章小结 | 第65-66页 |
| 第七章 总结和展望 | 第66-67页 |
| 7.1 全文总结 | 第66页 |
| 7.2 研究展望 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 致谢 | 第69-70页 |
| 攻读硕士学位期间已发表或录用的论文 | 第70页 |
