| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 课题研究背景和意义 | 第9-10页 |
| 1.2 SC-FDE技术的发展 | 第10-11页 |
| 1.3 SC-FDE同步技术研究现状 | 第11-12页 |
| 1.4 本文章节安排 | 第12-13页 |
| 第二章 SC-FDE系统基本原理和同步技术 | 第13-23页 |
| 2.1 SC-FDF系统基本原理 | 第13-14页 |
| 2.2 MIMO技术 | 第14-15页 |
| 2.3 同步技术 | 第15-18页 |
| 2.3.1 同步捕获原理 | 第15-16页 |
| 2.3.2 同步跟踪原理 | 第16-18页 |
| 2.4 同步序列 | 第18-22页 |
| 2.4.1 格雷互补序列 | 第18-21页 |
| 2.4.2 分层格雷序列 | 第21-22页 |
| 2.5 本章小结 | 第22-23页 |
| 第三章 超低信噪比下MIMO SC-FDE系统同步方案设计 | 第23-43页 |
| 3.1 数据帧结构 | 第23-24页 |
| 3.2 同步方案设计 | 第24-29页 |
| 3.2.1 同步捕获方案 | 第25-28页 |
| 3.2.2 同步跟踪方案 | 第28-29页 |
| 3.3 改进的同步方案设计 | 第29-31页 |
| 3.4 基于匹配滤波器的同步方案设计 | 第31-39页 |
| 3.4.1 传统匹配滤波器结构 | 第31-32页 |
| 3.4.2 分层格雷序列的选取 | 第32-35页 |
| 3.4.3 改进的匹配滤波器设计 | 第35-37页 |
| 3.4.4 基于匹配滤波器的同步捕获方案 | 第37-39页 |
| 3.5 性能仿真结果 | 第39-41页 |
| 3.6 本章小结 | 第41-43页 |
| 第四章 同步方案的FPGA实现 | 第43-59页 |
| 4.1 FPGA芯片及开发流程 | 第43-45页 |
| 4.1.1 Xilinx公司的FPGA芯片 | 第43-44页 |
| 4.1.2 FPGA开发流程 | 第44-45页 |
| 4.2 同步捕获方案实现 | 第45-53页 |
| 4.2.1 捕获方案实现总体设计 | 第45-47页 |
| 4.2.2 控制模块实现 | 第47-48页 |
| 4.2.3 累加模块实现 | 第48-49页 |
| 4.2.4 匹配滤波模块实现 | 第49-52页 |
| 4.2.5 相关合并模块实现 | 第52-53页 |
| 4.3 同步跟踪方案实现 | 第53-54页 |
| 4.4 仿真结果及资源使用情况 | 第54-56页 |
| 4.4.1 ModelSim仿真结果 | 第54-55页 |
| 4.4.2 FPGA资源使用情况 | 第55-56页 |
| 4.5 室内与野外测试结果 | 第56页 |
| 4.6 本章小结 | 第56-59页 |
| 第五章 总结与展望 | 第59-61页 |
| 5.1 全文工作总结 | 第59-60页 |
| 5.2 下一步的工作 | 第60-61页 |
| 参考文献 | 第61-65页 |
| 致谢 | 第65页 |