视频编码系统的FPGA设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 研究背景及意义 | 第10-11页 |
| 1.2 研究现状 | 第11-13页 |
| 1.3 本文的研究内容以及章节安排 | 第13-16页 |
| 第2章 背景知识介绍 | 第16-40页 |
| 2.1 视频编码技术原理概述 | 第16-18页 |
| 2.1.1 预测编码 | 第16-17页 |
| 2.1.2 变换编码 | 第17页 |
| 2.1.3 熵编码 | 第17-18页 |
| 2.2 H.264视频编码标准 | 第18-35页 |
| 2.2.1 H.264编码技术概述 | 第18-19页 |
| 2.2.2 H.264编码器的结构和原理 | 第19-21页 |
| 2.2.3 H.264编码的关键技术 | 第21-34页 |
| 2.2.4 H.264编码性能评估 | 第34-35页 |
| 2.3 FPGA开发工具简介 | 第35-38页 |
| 2.3.1 FPGA开发板 | 第35-36页 |
| 2.3.2 Nios Ⅱ 嵌入式软核处理器 | 第36-38页 |
| 2.4 本章小结 | 第38-40页 |
| 第3章 H.264编码标准的FPGA设计与实现 | 第40-64页 |
| 3.1 H.264系统的实现方案 | 第40-43页 |
| 3.2 SOPC系统平台设计 | 第43-50页 |
| 3.2.1 NiosⅡ处理器内核 | 第43-44页 |
| 3.2.2 JTAG UART参数配置 | 第44页 |
| 3.2.3 Timer IP模块参数配置 | 第44-45页 |
| 3.2.4 PIO IP模块参数配置 | 第45-46页 |
| 3.2.5 System ID IP模块参数配置 | 第46页 |
| 3.2.6 DDR SDRAM IP核参数配置 | 第46-47页 |
| 3.2.7 SD卡控制器IP核 | 第47-50页 |
| 3.3 NIOSⅡ软件系统设计 | 第50-62页 |
| 3.3.1 SD卡读写通信 | 第51-56页 |
| 3.3.2 H.264算法 | 第56-62页 |
| 3.4 系统集成 | 第62-63页 |
| 3.5 本章小结 | 第63-64页 |
| 第4章H.264编码系统的仿真验证 | 第64-76页 |
| 4.1 H.264编码模块的仿真 | 第64-69页 |
| 4.1.1 帧内预测模块 | 第64-65页 |
| 4.1.2 DCT变换模块 | 第65-66页 |
| 4.1.3 量化模块 | 第66页 |
| 4.1.4 反量化模块 | 第66-67页 |
| 4.1.5 iDCT变换模块 | 第67-68页 |
| 4.1.6 熵编码模块 | 第68-69页 |
| 4.2 H.264编码系统测试与分析 | 第69-74页 |
| 4.2.1 H264Visa软件 | 第69-70页 |
| 4.2.2 系统编码性能测试 | 第70-72页 |
| 4.2.3 系统编码功能测试 | 第72-74页 |
| 4.3 本章小结 | 第74-76页 |
| 第5章 结束语 | 第76-78页 |
| 参考文献 | 第78-82页 |
| 作者简介及在学期间取得的科研成果 | 第82-84页 |
| 作者简介 | 第82页 |
| 研究成果 | 第82-84页 |
| 致谢 | 第84页 |
