| 摘要 | 第9-10页 |
| ABSTRACT | 第10页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 课题背景及研究意义 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-14页 |
| 1.3 FPGA在数字瞬时测频接收机中的应用 | 第14-15页 |
| 1.4 作者的工作 | 第15-16页 |
| 1.5 论文的结构 | 第16-17页 |
| 第二章 瞬时测频接收机概述及测频原理 | 第17-33页 |
| 2.1 单比特接收机[7] | 第18-19页 |
| 2.2 信道化接收机瞬时测频 | 第19-23页 |
| 2.2.1 基本原理 | 第19-21页 |
| 2.2.2 实现方法 | 第21-23页 |
| 2.3 干涉比相法测频 | 第23-27页 |
| 2.3.1 基本概述 | 第23-24页 |
| 2.3.2 实现方法 | 第24页 |
| 2.3.3 相位信息提取 | 第24-27页 |
| 2.4 数字式瞬时测频 | 第27-29页 |
| 2.4.1 数字瞬时测频接收机的发展 | 第28页 |
| 2.4.2 数字瞬时测频接收机的特点及组成 | 第28-29页 |
| 2.5 数字式干涉比相法测频基本原理 | 第29-32页 |
| 2.6 本章小结 | 第32-33页 |
| 第三章 单比特数字瞬时测频接收机设计 | 第33-45页 |
| 3.1 硬件系统设计 | 第33-34页 |
| 3.2 高速采样电路设计 | 第34-35页 |
| 3.3 Rocket IO GTP收发器配置[30] | 第35-44页 |
| 3.3.1 RocketIO简介 | 第36-40页 |
| 3.3.2 RocketIO GTP收发器配置 | 第40-44页 |
| 3.4 本章小结 | 第44-45页 |
| 第四章 基于FPGA的数字瞬时测频接收机的算法实现 | 第45-51页 |
| 4.1 算法描述 | 第45-46页 |
| 4.2 算法实现 | 第46-47页 |
| 4.3 数据流程 | 第47-50页 |
| 4.4 本章小结 | 第50-51页 |
| 第五章 测试结果分析和计算 | 第51-65页 |
| 5.1 频率测量有关指标分析 | 第51-53页 |
| 5.1.1 误差 | 第51页 |
| 5.1.2 接收机灵敏度 | 第51-52页 |
| 5.1.3 频率分辨力 | 第52-53页 |
| 5.2 实物电路及测试结果 | 第53-64页 |
| 5.3 本章小结 | 第64-65页 |
| 结束语 | 第65-66页 |
| 致谢 | 第66-68页 |
| 参考文献 | 第68-71页 |
| 作者在学期间取得的学术成果 | 第71页 |