基于FPGA的低密度奇偶校验码的研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-14页 |
| §1-1课题研究的背景及意义 | 第8页 |
| §1-2 现代通信系统与信道编码 | 第8-12页 |
| 1-2-1 现代通信系统 | 第8-10页 |
| 1-2-2 信道编译码概述 | 第10页 |
| 1-2-3 纠错码发展 | 第10-12页 |
| §1-3 LDPC 码的提出与研究现状 | 第12-13页 |
| §1-4本课题研究内容及章节安排 | 第13-14页 |
| 第二章 LDPC 码的基本原理 | 第14-21页 |
| §2-1 线性分组码的基础 | 第14-17页 |
| 2-1-1 分组码和线性分组码 | 第14-15页 |
| 2-1-2 线性分组码的生成矩阵和校验矩阵 | 第15-16页 |
| 2-1-3 系统码 | 第16-17页 |
| §2-2 LDPC 码的基本原理 | 第17-18页 |
| 2-2-1 LDPC 码的定义 | 第17页 |
| 2-2-2 LDPC 码的 Tanner 图表示 | 第17-18页 |
| §2-3 LDPC 码的构造 | 第18-20页 |
| 2-3-1 Gallager 的构造方法 | 第18-19页 |
| 2-3-2 准循环 LDPC 码的构造方法 | 第19-20页 |
| 2-3-3 Mackay 构造方法 | 第20页 |
| §2-4 本章小结 | 第20-21页 |
| 第三章 LDPC 码的编码算法及编码器设计 | 第21-30页 |
| §3-1 LDPC 码的编码方法 | 第21-25页 |
| 3-1-1 传统编码方法 | 第21-22页 |
| 3-1-2 RU 算法 | 第22-25页 |
| §3-2 LDPC 码的编码器设计 | 第25-29页 |
| 3-2-1 基于校验矩阵的编码器设计 | 第25-28页 |
| 3-2-2 基于生成矩阵的编码器设计 | 第28-29页 |
| §3-3 本章小结 | 第29-30页 |
| 第四章 LDPC 码编码器的 FPGA 实现 | 第30-37页 |
| §4-1 FPGA 的设计流程 | 第30页 |
| §4-2 编码器的整体结构图 | 第30-34页 |
| 4-2-1 分组模块的设计 | 第31-32页 |
| 4-2-2 串/并转换模块的设计 | 第32页 |
| 4-2-3 编码模块的实现 | 第32-33页 |
| 4-2-4 复合模块的设计 | 第33-34页 |
| 4-2-5 并/串转换模块的设计 | 第34页 |
| §4-3 LDPC 码编码器的 VHDL 仿真 | 第34-36页 |
| 4-3-1矩阵向量乘法器仿真结果验证 | 第34-35页 |
| 4-3-2 LDPC 编码器的仿真结果 | 第35-36页 |
| §4-4 本章小结 | 第36-37页 |
| 第五章 结论 | 第37-38页 |
| 参考文献 | 第38-41页 |
| 致谢 | 第41-42页 |
| 攻读硕士学位期间所取得的相关科研成果 | 第42页 |
