| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 研究背景 | 第10-12页 |
| 1.2 课题相关领域发展现状 | 第12页 |
| 1.3 论文主要工作 | 第12-14页 |
| 1.4 论文组织结构 | 第14-15页 |
| 第2章 相关背景知识 | 第15-33页 |
| 2.1 计算机存储结构 | 第15-16页 |
| 2.2 存储器 | 第16-18页 |
| 2.2.1 动态存储器DRAM和静态存储器SRAM | 第16-17页 |
| 2.2.2 DRAM工作原理 | 第17页 |
| 2.2.3 新型存储器 | 第17-18页 |
| 2.3 PRAM介绍 | 第18-21页 |
| 2.3.1 PRAM工作原理 | 第19页 |
| 2.3.2 PRAM的特性和性能 | 第19-20页 |
| 2.3.3 PRAM和DRAM的比较 | 第20-21页 |
| 2.4 PDRAM混合内存架构 | 第21-24页 |
| 2.4.1 PRAM完全代替DRAM | 第22页 |
| 2.4.2 DRAM作为PRAM的缓存 | 第22-23页 |
| 2.4.3 PRAM和DRAM线性混合 | 第23-24页 |
| 2.5 缓存工作原理 | 第24-27页 |
| 2.5.1 缓存命中和未命中 | 第24-25页 |
| 2.5.2 高速缓存结构 | 第25-27页 |
| 2.5.3 获取内存地址 | 第27页 |
| 2.6 常见的缓存替换算法 | 第27-31页 |
| 2.6.1 先进先出替换算法（FIFO） | 第27-28页 |
| 2.6.2 随机替换算法（RANDOM） | 第28-29页 |
| 2.6.3 最近最少使用替换算法（LRU） | 第29-30页 |
| 2.6.4 基于闪存的Clean-First LRU算法（CFLRU） | 第30-31页 |
| 2.7 本章小结 | 第31-33页 |
| 第3章 线性混合内存的缓存策略初步优化方案（HLRU） | 第33-39页 |
| 3.1 传统策略在线性混合内存中的表现 | 第33-34页 |
| 3.2 基于LRU优化的缓存策略（HLRU） | 第34-36页 |
| 3.3 影响因素分析 | 第36-37页 |
| 3.3.1 DRAM和PRAM的比例 | 第36页 |
| 3.3.2 P值在缓存链表中的影响 | 第36-37页 |
| 3.3.3 HLRU对于能耗的影响 | 第37页 |
| 3.4 本章小结 | 第37-39页 |
| 第4章 动态HLRU（DHLRU） | 第39-42页 |
| 4.1 基于HLRU优化的DHLRU策略 | 第39-41页 |
| 4.2 影响因素 | 第41页 |
| 4.2.1 程序时间段划分 | 第41页 |
| 4.2.2 数据读写频率 | 第41页 |
| 4.3 本章小结 | 第41-42页 |
| 第5章 实验结果和理论分析 | 第42-55页 |
| 5.1 实验环境和配置 | 第42-43页 |
| 5.1.1 Multi2Sim模拟器 | 第42页 |
| 5.1.2 环境和参数配置 | 第42-43页 |
| 5.1.3 实验要点分析 | 第43页 |
| 5.2 实验数据和结果分析 | 第43-53页 |
| 5.2.1 HLRU和DHLRU在不同内存比例下的表现 | 第44-45页 |
| 5.2.2 不同P值下的PDRAM的性能 | 第45-48页 |
| 5.2.3 DHLRU在不同时间段（阈值）划分下的表现 | 第48-49页 |
| 5.2.4 PRAM使用率 | 第49-51页 |
| 5.2.5 软硬件开销和功耗 | 第51-53页 |
| 5.3 本章小结 | 第53-55页 |
| 第6章 总结与展望 | 第55-57页 |
| 6.1 工作总结 | 第55-56页 |
| 6.2 未来工作及展望 | 第56-57页 |
| 致谢 | 第57-59页 |
| 参考文献 | 第59-65页 |
| 附录 | 第65页 |
