| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 研究背景及意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.2.1 中间件接口协议的研究现状 | 第9页 |
| 1.2.2 USB2.0 研究现状 | 第9-10页 |
| 1.2.3 USB3.0 研究现状 | 第10-11页 |
| 1.3 论文的研究内容本文的主要内容 | 第11页 |
| 1.4 论文的组织结构本文组织结构 | 第11-12页 |
| 第二章 高速数据传输控制卡的总体设计方案 | 第12-24页 |
| 2.1 USB3.0 高速数据卡的需求与可行性分析 | 第12-13页 |
| 2.1.1 USB3.0 高速数据卡的需求分析 | 第12页 |
| 2.1.2 USB3.0 高速数据卡的可行性分析 | 第12-13页 |
| 2.2 USB3.0 高速卡数据传输控制体系架构设计方案 | 第13-17页 |
| 2.2.1 传输流程设计 | 第14-16页 |
| 2.2.2 开发流程设计 | 第16-17页 |
| 2.3 USB3.0 协议研究与分析 | 第17-21页 |
| 2.3.1 超速总线协议架构 | 第18-20页 |
| 2.3.2 超速通信流模型 | 第20-21页 |
| 2.4 USB控制器芯片的研究 | 第21-23页 |
| 2.5 本章小结 | 第23-24页 |
| 第三章 高速数据传输控制卡的硬件设计 | 第24-34页 |
| 3.1 硬件结构介绍 | 第24-25页 |
| 3.2 电源与地电路设计 | 第25-27页 |
| 3.2.1 5V电源电路 | 第26页 |
| 3.2.2 3.3V电源电路 | 第26-27页 |
| 3.2.3 1.5V电源电路 | 第27页 |
| 3.3 外部时钟电路 | 第27-29页 |
| 3.3.1 USB芯片外围时钟电路 | 第27-28页 |
| 3.3.2 FPGA外围时钟电路 | 第28-29页 |
| 3.4 逻辑电路设计 | 第29-31页 |
| 3.5 I2C电路设计 | 第31页 |
| 3.6 PCB与抗干扰设计 | 第31-33页 |
| 3.6.1 电磁兼容性设计 | 第32页 |
| 3.6.2 信号完整性设计 | 第32页 |
| 3.6.3 PCB设计要求 | 第32-33页 |
| 3.7 本章小结 | 第33-34页 |
| 第四章 高速数据传输控制卡软件中间件的设计 | 第34-48页 |
| 4.1 相关技术分析 | 第34页 |
| 4.2 CYUSB3014固件程序设计 | 第34-38页 |
| 4.2.1 开发环境介绍 | 第34-35页 |
| 4.2.2 固件程序设计 | 第35-38页 |
| 4.3 FPGA逻辑设计 | 第38-40页 |
| 4.3.1 FPGA开发环境介绍 | 第38页 |
| 4.3.2 FPGA的PLL倍频 | 第38-39页 |
| 4.3.3 读写时序设计 | 第39-40页 |
| 4.4 驱动程序设计 | 第40-44页 |
| 4.4.1 驱动程序概述 | 第40-41页 |
| 4.4.2 USB3.0 驱动设计 | 第41-42页 |
| 4.4.3 驱动的inf文件 | 第42-44页 |
| 4.5 系统功能性测试 | 第44-47页 |
| 4.6 本章小结 | 第47-48页 |
| 第五章 总结与展望 | 第48-49页 |
| 5.1 本文工作总结 | 第48页 |
| 5.2 下一步展望 | 第48-49页 |
| 致谢 | 第49-50页 |
| 参考文献 | 第50-52页 |
| 作者简历 | 第52页 |