| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 课题研究背景 | 第8-9页 |
| 1.2 主要的研究工作 | 第9页 |
| 1.3 论文的主要研究成果 | 第9-10页 |
| 1.4 论文的组织结构 | 第10-12页 |
| 第二章 中继分发系统概述 | 第12-22页 |
| 2.1 中继分发系统模型 | 第12-14页 |
| 2.2 数据分发传输模型 | 第14-22页 |
| 2.2.1 中继传输模型 | 第14-16页 |
| 2.2.2 数据分发模型 | 第16-19页 |
| 2.2.3 动态时隙分配 | 第19-22页 |
| 第三章 中继系统相关技术研究 | 第22-38页 |
| 3.1 多址接入技术 | 第22-30页 |
| 3.1.1 TDMA简介 | 第22页 |
| 3.1.2 CDMA简介 | 第22-23页 |
| 3.1.3 LAS-CDMA简介 | 第23-30页 |
| 3.2 差错控制技术 | 第30-36页 |
| 3.2.1 差错控制方法 | 第30-33页 |
| 3.2.2 CRC校验 | 第33-34页 |
| 3.2.3 信道编码 | 第34-35页 |
| 3.2.4 交织 | 第35-36页 |
| 3.3 无线中继技术 | 第36-38页 |
| 3.3.1 常见的无线中继应用场景 | 第36-37页 |
| 3.3.2 中继技术 | 第37-38页 |
| 第四章 中继系统的链路设计与实现 | 第38-50页 |
| 4.1 中继平台的硬件设计 | 第38-48页 |
| 4.1.1 OMAPL138概述 | 第38-41页 |
| 4.1.2 系统外围设备 | 第41-47页 |
| 4.1.3 双核通信的硬件基础 | 第47-48页 |
| 4.2 中继平台的软件设计 | 第48-50页 |
| 4.2.1 ARM处理器程序设计 | 第48-49页 |
| 4.2.2 DSP处理器程序设计 | 第49-50页 |
| 第五章 异构双核的系统改进 | 第50-62页 |
| 5.1 RT-Thread介绍 | 第50-51页 |
| 5.2 RT-Thread上的IO设备管理 | 第51-53页 |
| 5.3 RT-Thread在OMAPL138上的移植 | 第53-55页 |
| 5.4 RT-Thread与DSPBIOS的通信 | 第55-62页 |
| 第六章 总结与展望 | 第62-64页 |
| 6.1 论文工作总结 | 第62页 |
| 6.2 进一步的研究工作 | 第62-64页 |
| 参考文献 | 第64-65页 |
| 致谢 | 第65-66页 |
| 攻读学位期间发表或已录用的学术论文 | 第66页 |