基于通用处理器的IEEE802.11n信道编译码研究
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 目录 | 第7-9页 |
| 符号说明 | 第9-10页 |
| 第一章 绪论 | 第10-23页 |
| 1.1 IEEE802.11概述 | 第10-15页 |
| 1.1.1 IEEE802.11网络组成 | 第11-12页 |
| 1.1.2 IEEE802.11网络运作方式 | 第12-15页 |
| 1.2 IEEE802.11n关键技术 | 第15-20页 |
| 1.2.1 IEEE802.11n物理层关键技术 | 第16-17页 |
| 1.2.2 MAC层优化技术 | 第17-19页 |
| 1.2.3 软件无线电 | 第19-20页 |
| 1.3 IEEE802.11n信道编码 | 第20-21页 |
| 1.4 本文工作以及内容安排 | 第21-23页 |
| 1.4.1 本文工作 | 第21-22页 |
| 1.4.2 内容安排 | 第22-23页 |
| 第二章 IEEE802.11n信道编译码基本原理 | 第23-36页 |
| 2.1 信道编码基本原理 | 第23-26页 |
| 2.1.1 数字通信系统 | 第23-24页 |
| 2.1.2 信道编码定理 | 第24-25页 |
| 2.1.3 最大似然译码 | 第25-26页 |
| 2.2 卷积码 | 第26-29页 |
| 2.2.1 卷积码编码原理 | 第26-28页 |
| 2.2.2 卷积码译码原理 | 第28-29页 |
| 2.3 Turbo码 | 第29-35页 |
| 2.3.1 Turbo码编码原理 | 第29-31页 |
| 2.3.2 Turbo码译码原理 | 第31-35页 |
| 2.4 本章小结 | 第35-36页 |
| 第三章 基于通用处理器信道编译码器设计 | 第36-52页 |
| 3.1 通用处理器优化方法 | 第36-40页 |
| 3.1.1 查找表 | 第36-37页 |
| 3.1.2 SIMD并行指令 | 第37-38页 |
| 3.1.3 多核多线程 | 第38-39页 |
| 3.1.4 信道编译码优化总结 | 第39-40页 |
| 3.2 卷积码 | 第40-46页 |
| 3.2.1 Sora | 第40-41页 |
| 3.2.2 卷积码编码器优化设计 | 第41-42页 |
| 3.2.3 卷积码译码器优化设计 | 第42-46页 |
| 3.3 Turbo码 | 第46-51页 |
| 3.3.1 Turbo码编码器优化设计 | 第46-48页 |
| 3.3.2 Turbo码译码器优化设计 | 第48-51页 |
| 3.4 本章小结 | 第51-52页 |
| 第四章 结果分析 | 第52-61页 |
| 4.1 通用处理器测试环境 | 第52页 |
| 4.2 译码性能 | 第52-56页 |
| 4.2.1 卷积码译码性能 | 第52-54页 |
| 4.2.2 Turbo码译码性能 | 第54-55页 |
| 4.2.3 卷积码与Turbo码性能比较 | 第55-56页 |
| 4.3 吞吐率 | 第56-60页 |
| 4.3.1 归一化分配机制 | 第56-57页 |
| 4.3.2 两种信道编码吞吐率比较 | 第57-58页 |
| 4.3.3 与Sora的比较 | 第58-59页 |
| 4.3.4 多核并行处理能力 | 第59-60页 |
| 4.4 本章小结 | 第60-61页 |
| 第五章 结束语 | 第61-63页 |
| 5.1 论文工作总结 | 第61-62页 |
| 5.2 下一步研究方向 | 第62-63页 |
| 参考文献 | 第63-66页 |
| 致谢 | 第66-67页 |
| 攻读学位期间发表或已录用的学术论文 | 第67页 |
