| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第12-20页 |
| 1.1 研究背景 | 第12-16页 |
| 1.2 SDN计数器实现挑战 | 第16-17页 |
| 1.2.1 存储资源开销高 | 第16页 |
| 1.2.2 灵活性差 | 第16-17页 |
| 1.2.3 统计精度低 | 第17页 |
| 1.3 主要工作和创新点 | 第17-18页 |
| 1.4 论文的组织结构 | 第18-20页 |
| 第二章 相关研究 | 第20-27页 |
| 2.1 传统计数器实现方法 | 第20-24页 |
| 2.1.1 基于SRAM和DRAM混合架构的实现方法 | 第20-21页 |
| 2.1.2 基于SRAM的实现方法 | 第21-23页 |
| 2.1.3 基于DRAM的实现方法 | 第23-24页 |
| 2.1.4 传统计数器实现方法总结 | 第24页 |
| 2.2 面向SDN的软件定义计数器 | 第24-26页 |
| 2.3 本章小结 | 第26-27页 |
| 第三章 面向SDN的软件定义硬件计数器SDHC | 第27-39页 |
| 3.1 SDHC实现模型 | 第27-31页 |
| 3.1.1 SDHC基本思想 | 第27-29页 |
| 3.1.2 SDHC总体架构 | 第29-30页 |
| 3.1.3 SDHC处理流程 | 第30-31页 |
| 3.2 SDHC消息定义及压缩 | 第31-35页 |
| 3.2.1 事件记录的定义 | 第31-32页 |
| 3.2.2 更新请求的定义 | 第32-33页 |
| 3.2.3 消息压缩 | 第33-35页 |
| 3.3 SDHC统计模式 | 第35-37页 |
| 3.3.1 主动统计模式 | 第35-36页 |
| 3.3.2 计数器值返回消息压缩 | 第36-37页 |
| 3.4 本章小结 | 第37-39页 |
| 第四章 SDHC详细设计 | 第39-50页 |
| 4.1 事件记录产生器 | 第39-40页 |
| 4.2 SDHC支撑层 | 第40-43页 |
| 4.3 计数执行器 | 第43-44页 |
| 4.4 SDHC南北向接口 | 第44-48页 |
| 4.4.1 南向接口 | 第45-48页 |
| 4.4.2 北向接口 | 第48页 |
| 4.5 本章小结 | 第48-50页 |
| 第五章 SDHC实现与验证 | 第50-68页 |
| 5.1 SDHC原型系统实现 | 第50-60页 |
| 5.1.1 硬件部分实现 | 第51-58页 |
| 5.1.2 软件部分实现 | 第58-60页 |
| 5.2 实验验证与分析 | 第60-66页 |
| 5.2.1 处理性能 | 第61-64页 |
| 5.2.2 统计精度 | 第64-65页 |
| 5.2.3 更新延时 | 第65-66页 |
| 5.3 本章小结 | 第66-68页 |
| 第六章 结束语 | 第68-70页 |
| 6.1 本文总结 | 第68-69页 |
| 6.2 工作展望 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 作者在学期间取得的学术成果 | 第74页 |