多通道可重构的虚拟逻辑分析仪的研制
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第1章 绪论 | 第10-18页 |
| 1.1 课题的背景和意义 | 第10-11页 |
| 1.2 逻辑分析仪的原理与发展现状概述 | 第11-15页 |
| 1.2.1 逻辑分析仪的原理 | 第11-12页 |
| 1.2.2 逻辑分析仪的发展历史 | 第12-13页 |
| 1.2.3 国内外的研究状况 | 第13-15页 |
| 1.3 课题研究内容 | 第15-18页 |
| 1.3.1 论文的主要工作 | 第15-16页 |
| 1.3.2 论文的章节安排 | 第16-18页 |
| 第2章 虚拟式逻辑分析仪总体设计 | 第18-25页 |
| 2.1 虚拟式逻辑分析仪的总体方案选择 | 第18-21页 |
| 2.2 本文设计方案 | 第21-24页 |
| 2.2.1 硬件设计方案 | 第21-22页 |
| 2.2.2 主控制器FPGA设计方案 | 第22-24页 |
| 2.2.3 上位机软件设计方案 | 第24页 |
| 2.3 本章小结 | 第24-25页 |
| 第3章 硬件采集板卡的功能设计 | 第25-38页 |
| 3.1 前端数据采集模块 | 第25-27页 |
| 3.2 FPGA主控制模块 | 第27-32页 |
| 3.2.1 DDR3 SDRAM接口 | 第27-29页 |
| 3.2.2 USB接口 | 第29-31页 |
| 3.2.3 FPGA配置电路 | 第31-32页 |
| 3.3 电源模块 | 第32-37页 |
| 3.4 本章小结 | 第37-38页 |
| 第4章 硬件采集板卡的PCB设计 | 第38-45页 |
| 4.1 信号及电源完整性分析 | 第38-39页 |
| 4.2 PCB布局布线 | 第39-43页 |
| 4.3 PCB电路的焊接与调试 | 第43-44页 |
| 4.4 本章小结 | 第44-45页 |
| 第5章 主控制器FPGA设计 | 第45-61页 |
| 5.1 FPGA简介 | 第45-47页 |
| 5.2 FPGA开发流程 | 第47-48页 |
| 5.3 采样控制 | 第48-50页 |
| 5.4 存储器接口控制 | 第50-55页 |
| 5.5 USB接口控制 | 第55-58页 |
| 5.6 时钟管理 | 第58-60页 |
| 5.6.1 采样时钟模块 | 第58-59页 |
| 5.6.2 MCB时钟模块 | 第59-60页 |
| 5.7 本章小结 | 第60-61页 |
| 第6章 程序设计与测试结果 | 第61-75页 |
| 6.1 USB固件程序及驱动程序设计 | 第61-63页 |
| 6.2 上位机软件设计 | 第63-72页 |
| 6.2.1 LabVIEW概述 | 第63-64页 |
| 6.2.2 触发设计 | 第64-66页 |
| 6.2.3 压缩数字信号 | 第66-67页 |
| 6.2.4 整体程序设计 | 第67-72页 |
| 6.3 联合测试 | 第72-74页 |
| 6.3.1 测试方案 | 第72页 |
| 6.3.2 功能测试 | 第72-73页 |
| 6.3.3 测试结果分析 | 第73-74页 |
| 6.4 本章小结 | 第74-75页 |
| 第7章 总结与展望 | 第75-78页 |
| 7.1 当前工作总结 | 第75-76页 |
| 7.2 后续工作展望 | 第76-78页 |
| 参考文献 | 第78-81页 |
| 作者简介及在学期间所取得的科研成果 | 第81-82页 |
| 后记和致谢 | 第82页 |
