高灵敏度GPS接收机关键技术研究
| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 第一章 绪论 | 第8-11页 |
| 1.1 研究背景和意义 | 第8-9页 |
| 1.2 研究目的与内容 | 第9页 |
| 1.3 论文结构安排 | 第9-11页 |
| 第二章 高灵敏度GPS接收机总体方案 | 第11-18页 |
| 2.1 总体方案介绍 | 第11-12页 |
| 2.1.1 接收机性能指标 | 第11页 |
| 2.1.2 GPS接收机模块设计 | 第11-12页 |
| 2.2 硬件平台 | 第12-14页 |
| 2.2.1 射频前端芯片选择 | 第12页 |
| 2.2.2 基带信号处理模块芯片选择 | 第12页 |
| 2.2.3 导航信息解算模块芯片选择 | 第12-13页 |
| 2.2.4 FLASH配置 | 第13页 |
| 2.2.5 硬件平台架构介绍 | 第13-14页 |
| 2.3 相关外围模块设计 | 第14-15页 |
| 2.3.1 DSP与FPGA通信接口 | 第14-15页 |
| 2.3.2 串口通信接口 | 第15页 |
| 2.4 信号结构分析 | 第15-18页 |
| 2.4.1 卫星信号结构 | 第15-16页 |
| 2.4.2 卫星信号频点选择 | 第16页 |
| 2.4.3 伪码信号结构 | 第16-18页 |
| 第三章 高灵敏度GPS接收机关键模块设计 | 第18-38页 |
| 3.1 捕获模块的算法研究 | 第18-24页 |
| 3.1.1 捕获原理概述 | 第18页 |
| 3.1.2 捕获方法比较 | 第18-22页 |
| 3.1.3 高灵敏度GPS接收机捕获算法的实现 | 第22-24页 |
| 3.2 跟踪环路的算法研究 | 第24-29页 |
| 3.2.1 载波跟踪环 | 第24-27页 |
| 3.2.2 码跟踪环 | 第27-28页 |
| 3.2.3 高灵敏度GPS接收机跟踪环路实现 | 第28-29页 |
| 3.3 捕获与跟踪之间的转换 | 第29-30页 |
| 3.4 弱信号比特同步算法实现 | 第30-38页 |
| 3.4.1 直方图同步法 | 第31-34页 |
| 3.4.2 毫秒数据累加同步法 | 第34-36页 |
| 3.4.3 算法仿真分析 | 第36页 |
| 3.4.4 弱信号比特同步实现 | 第36-38页 |
| 第四章 高灵敏度GPS接收机导航解算处理 | 第38-49页 |
| 4.1 导航解算流程分析 | 第38-39页 |
| 4.2 伪距定位算法 | 第39-41页 |
| 4.2.1 伪距的测量 | 第39-40页 |
| 4.2.2 伪距定位算法 | 第40-41页 |
| 4.3 信噪比测定分析 | 第41-42页 |
| 4.4 GPS接收机定位选星算法 | 第42-43页 |
| 4.4 GPS接收机自主正直性监测 | 第43-49页 |
| 4.4.1 位置的自主正直性监测 | 第44-45页 |
| 4.4.2 监测门限的设置分析 | 第45-46页 |
| 4.4.3 算法分析及应用 | 第46-49页 |
| 第五章 结果与结论 | 第49-54页 |
| 5.1 课题成果 | 第49-52页 |
| 5.2 课题总结与展望 | 第52-54页 |
| 参考文献 | 第54-56页 |
| 在学期间的研究成果 | 第56-57页 |
| 致谢 | 第57页 |
