基于MIPI规范的LCD驱动接口设计
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第一章 绪论 | 第10-13页 |
| ·课题背景 | 第10-11页 |
| ·研究现状 | 第11-12页 |
| ·论文主要工作及内容安排 | 第12-13页 |
| 第二章 MIPI 规范简介 | 第13-20页 |
| ·专业术语及缩略语简介 | 第13-14页 |
| ·DSI 简介 | 第14-16页 |
| ·DSI 分层定义 | 第14-16页 |
| ·DCS 简介 | 第16-17页 |
| ·DBI 简介 | 第17-18页 |
| ·DPI 简介 | 第18-19页 |
| ·本章小结 | 第19-20页 |
| 第三章 整体架构设计 | 第20-26页 |
| ·技术要求指标 | 第20-21页 |
| ·系统架构定义 | 第21-25页 |
| ·物理传输层模块架构 | 第22-23页 |
| ·通道管理模块架构 | 第23页 |
| ·底层协议模块架构 | 第23-24页 |
| ·应用层模块架构 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第四章 电路详细设计方案与分析 | 第26-66页 |
| ·物理传输层模块设计 | 第26-44页 |
| ·时钟通道控制模块 | 第29-32页 |
| ·数据通道控制模块 | 第32-40页 |
| ·数据通道管理单元 | 第33-36页 |
| ·低功耗接收（LP_RX）模块 | 第36-38页 |
| ·低功耗发送（LP_TX）模块 | 第38-40页 |
| ·高速逻辑单元 | 第40-44页 |
| ·高速时钟丢失检测模块 | 第40-41页 |
| ·高速时钟恢复和产生模块 | 第41页 |
| ·高速数据接收模块 | 第41-44页 |
| ·通道管理与底层协议模块设计 | 第44-59页 |
| ·通道管理模块 | 第44-46页 |
| ·低功耗接收模块 | 第44-45页 |
| ·高速接收模块 | 第45页 |
| ·通道融合模块 | 第45-46页 |
| ·底层协议模块架构及数据包组成 | 第46-48页 |
| ·错误纠正（ECC）模块设计 | 第48-51页 |
| ·CRC 模块设计 | 第51-54页 |
| ·数据包译码模块设计 | 第54-55页 |
| ·数据包编码电路设计 | 第55-57页 |
| ·ESC 发送模块设计 | 第57-58页 |
| ·控制中心模块设计 | 第58-59页 |
| ·应用层（APP）模块设计 | 第59-64页 |
| ·DSI 转DPI 模块设计 | 第60-61页 |
| ·DSI 转DBI 模块设计 | 第61-63页 |
| ·DCS 转DBI 模块设计 | 第63页 |
| ·DBI 转DSI 读模块设计 | 第63-64页 |
| ·IO 总线控制模块设计 | 第64页 |
| ·本章小结 | 第64-66页 |
| 第五章 平台的搭建及电路仿真、综合结果分析 | 第66-80页 |
| ·仿真、综合环境平台的搭建 | 第66页 |
| ·验证平台的搭建 | 第66-67页 |
| ·仿真测试用例及结果分析 | 第67-77页 |
| ·模块初始化过程识别 | 第67-68页 |
| ·高速模式 | 第68-71页 |
| ·进入及退出高速模式序列 | 第69页 |
| ·高速模式下接收数据 | 第69-70页 |
| ·高速时钟丢失检测 | 第70-71页 |
| ·超低功耗模式（ULPS）的进入及退出序列测试 | 第71-72页 |
| ·LPDT 模式下数据传输测试 | 第72-73页 |
| ·总线控制权交换（TA）的测试 | 第73-74页 |
| ·Trigger 信号及TE 信号有效性的测试 | 第74-75页 |
| ·从机端应答模式（ACK）测试 | 第75-76页 |
| ·DCS 命令写操作测试 | 第76-77页 |
| ·代码综合及优化 | 第77-79页 |
| ·小结 | 第79-80页 |
| 总结 | 第80-81页 |
| 参考文献 | 第81-83页 |
| 致谢 | 第83-84页 |
| 附件 | 第84页 |
