| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第9-19页 |
| 1.1 传统晶体管缩减中遭遇到的挑战 | 第10-11页 |
| 1.2 高级平面体硅MOSFET | 第11-12页 |
| 1.3 多栅场效应晶体管 | 第12-15页 |
| 1.4 FinFET的使用电路 | 第15-16页 |
| 1.5 本文主要研究内容 | 第16-19页 |
| 第2章 FinFET的仿真以及SRAM单元的介绍 | 第19-35页 |
| 2.1 FinFET的模型介绍 | 第19-20页 |
| 2.2 FinFET的仿真模型 | 第20-25页 |
| 2.3 存储器的分类和结构 | 第25-27页 |
| 2.3.1 存储器的分类 | 第25页 |
| 2.3.2 存储器的基本结构 | 第25-27页 |
| 2.4 经典6T SRAM单元介绍 | 第27-28页 |
| 2.5 读端口非隔离的SRAM拓扑结构 | 第28-31页 |
| 2.5.1 5T SRAM单元拓扑结构 | 第29页 |
| 2.5.2 具有传输门的6T SRAM单元 | 第29-30页 |
| 2.5.3 基于施密特触发器的10T SRAM单元 | 第30-31页 |
| 2.6 读端口隔离的SRAM拓扑结构 | 第31-35页 |
| 2.6.1 8T SRAM单元结构 | 第31-32页 |
| 2.6.2 9T SRAM拓扑结构 | 第32-33页 |
| 2.6.3 隔离型的10T SRAM拓扑结构 | 第33-35页 |
| 第3章 SRAM的性能分析和比较 | 第35-71页 |
| 3.1 静态噪声阈值SNM | 第37-42页 |
| 3.1.1 反相器定义法 | 第37-39页 |
| 3.1.2 -1斜率点定义法 | 第39-40页 |
| 3.1.3 最大正方形定义法 | 第40-42页 |
| 3.2 静态噪声阈值SNM仿真 | 第42-50页 |
| 3.3 写操作余量WM仿真 | 第50-54页 |
| 3.4 动态功耗 | 第54-62页 |
| 3.5 读写延迟 | 第62-65页 |
| 3.6 泄漏电流 | 第65-69页 |
| 3.7 本章小结 | 第69-71页 |
| 第4章 新型SRAM拓扑结构 | 第71-87页 |
| 4.1 新型SRAM单元的静态噪声阈值SNM | 第72-74页 |
| 4.2 新型SRAM单元的写操作余量WM | 第74-77页 |
| 4.3 新型SRAM单元的动态功耗 | 第77-80页 |
| 4.4 新型SRAM单元的读写延迟 | 第80-82页 |
| 4.5 新型SRAM单元的泄漏电流 | 第82-85页 |
| 4.6 本章小结 | 第85-87页 |
| 第5章 结论和未来的工作 | 第87-89页 |
| 5.1 本论文的创新点 | 第87页 |
| 5.2 未来的工作 | 第87-89页 |
| 参考文献 | 第89-91页 |
| 作者简历及攻读期成果 | 第91页 |