摘要 | 第5-7页 |
ABSTRACT | 第7-8页 |
符号对照表 | 第12-14页 |
缩略语对照表 | 第14-18页 |
第一章 绪论 | 第18-22页 |
1.1 研究的目的与意义 | 第18-19页 |
1.2 国内外的研究动态和趋势 | 第19-21页 |
1.2.1 高精度SAR ADC | 第19-20页 |
1.2.2 高速SAR ADC | 第20页 |
1.2.3 低功耗SAR ADC | 第20-21页 |
1.3 论文结构安排 | 第21-22页 |
第二章 SAR ADC概述 | 第22-31页 |
2.1 SAR ADC的工作原理 | 第22-23页 |
2.2 SAR ADC的主要性能指标 | 第23-26页 |
2.2.1 分辨率 | 第23页 |
2.2.2 积分非线性和微分非线性 | 第23-24页 |
2.2.3 失调误差和增益误差 | 第24-25页 |
2.2.4 无杂散动态范围 | 第25-26页 |
2.2.5 信噪比 | 第26页 |
2.3 电荷再分配D/A转换电路 | 第26-28页 |
2.3.1 传统二进制电容DAC网络 | 第26-27页 |
2.3.2 分段式电容DAC网络 | 第27-28页 |
2.3.3 C-2C式电容DAC网络 | 第28页 |
2.4 SAR ADC静态误差分析 | 第28-29页 |
2.4.1 电容失配 | 第28页 |
2.4.2 对地耦合电容 | 第28-29页 |
2.4.3 失调 | 第29页 |
2.5 SAR ADC动态误差分析 | 第29-30页 |
2.5.1 噪声 | 第29-30页 |
2.5.2 电路不完全建立 | 第30页 |
2.6 小结 | 第30-31页 |
第三章 低功耗低电压SAR ADC的关键技术 | 第31-50页 |
3.1 低压ADC | 第31页 |
3.2 高效的DAC电容开关网络 | 第31-40页 |
3.2.1 传统开关时序 | 第32-35页 |
3.2.2 VCM-based开关时序 | 第35-36页 |
3.2.3 MCS-split开关时序 | 第36-38页 |
3.2.4 改进的MCS-split开关时序 | 第38-40页 |
3.3 比较器设计 | 第40-46页 |
3.3.1 运放结构比较器 | 第41-42页 |
3.3.2 动态锁存比较器 | 第42-44页 |
3.3.3 两级动态锁存比较器 | 第44-45页 |
3.3.4 动态比较器的噪声 | 第45-46页 |
3.3.5 动态比较器的失调 | 第46页 |
3.4 SAR控制逻辑的实现 | 第46-49页 |
3.4.1 传统SAR控制逻辑 | 第47-48页 |
3.4.2 SAR动态逻辑的实现 | 第48-49页 |
3.5 小结 | 第49-50页 |
第四章 一种8位低压低功耗 10KSPS SAR ADC | 第50-82页 |
4.1 8位SAR ADC的系统结构 | 第50-51页 |
4.2 改进的sub-DAC merging电容开关时序 | 第51-61页 |
4.2.1 开关时序能量分析 | 第51-56页 |
4.2.2 寄生电容的影响分析 | 第56-59页 |
4.2.3 电荷注入效应的影响 | 第59页 |
4.2.4 线性度分析 | 第59-61页 |
4.3 高线性度的自举开关 | 第61-64页 |
4.4 衬底驱动动态比较器 | 第64-69页 |
4.4.1 比较器的延时 | 第65-66页 |
4.4.2 比较器的失调电压 | 第66-68页 |
4.4.3 比较器的噪声 | 第68-69页 |
4.5 低漏电SAR控制逻辑 | 第69-72页 |
4.6 电容DAC网络的驱动开关 | 第72-74页 |
4.7 ADC的版图实现和后仿真 | 第74-77页 |
4.7.1 整体版图的设计 | 第74-76页 |
4.7.2 ADC整体后仿真结果 | 第76-77页 |
4.8 SAR ADC测试 | 第77-81页 |
4.8.1 静态性能测试 | 第78页 |
4.8.2 动态性能测试 | 第78-81页 |
4.9 小结 | 第81-82页 |
第五章 总结与展望 | 第82-84页 |
5.1 工作总结 | 第82页 |
5.2 未来展望 | 第82-84页 |
参考文献 | 第84-88页 |
致谢 | 第88-89页 |
作者简介 | 第89-90页 |