| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究的目的与意义 | 第15页 |
| 1.2 国内外发展的动态 | 第15-17页 |
| 1.2.1 高速SAR ADC | 第16页 |
| 1.2.2 高精度SAR ADC | 第16-17页 |
| 1.2.3 低功耗SAR ADC | 第17页 |
| 1.3 论文的结构安排 | 第17-19页 |
| 第二章 逐次逼近型模数转换器简介及特性 | 第19-29页 |
| 2.1 SAR ADC工作原理 | 第19-20页 |
| 2.2 SAR ADC的结构类型 | 第20-24页 |
| 2.2.1 传统的二进制电容D/A转换器网络 | 第21-22页 |
| 2.2.2 分段式电容DA转换网络 | 第22-23页 |
| 2.2.3 C-2C电容阵列网络 | 第23-24页 |
| 2.3 ADC的主要性能指标 | 第24-27页 |
| 2.3.1 ADC的静态性能指标 | 第24-26页 |
| 2.3.2 ADC的动态性能参数 | 第26-27页 |
| 2.4 本章小结 | 第27-29页 |
| 第三章 低功耗SAR ADC的关键技术 | 第29-49页 |
| 3.1 采样开关 | 第29-34页 |
| 3.1.1 传统的MOS开关 | 第30-32页 |
| 3.1.2 自举开关 | 第32-34页 |
| 3.2 DAC电容阵列 | 第34-40页 |
| 3.2.1 传统的开关时序 | 第35-38页 |
| 3.2.2 VCM-based开关时序 | 第38-40页 |
| 3.3 SAR ADC电容阵列转换网络能耗分析 | 第40-42页 |
| 3.4 比较器的特性 | 第42-47页 |
| 3.4.1 比较器的静态特性 | 第42-45页 |
| 3.4.2 比较器的结构 | 第45-47页 |
| 3.5 本章小结 | 第47-49页 |
| 第四章 一种8位 20KSPS 0.4V SAR ADC | 第49-71页 |
| 4.1 8位SAR ADC的基本结构 | 第49页 |
| 4.2 采样开关电路的设计 | 第49-55页 |
| 4.2.1 自举开关 | 第50-51页 |
| 4.2.2 自举基准电压开关的设计 | 第51-52页 |
| 4.2.3 采样开关中的非理想效应 | 第52-55页 |
| 4.3 一种新型开关时序的设计 | 第55-62页 |
| 4.3.1 新型开关时序的设计 | 第56-59页 |
| 4.3.2 电容阵列的单位电容的确定 | 第59-62页 |
| 4.4 基于动态逻辑的SAR逻辑控制技术 | 第62-63页 |
| 4.5 比较器设计以及非理想效应分析 | 第63-66页 |
| 4.5.1 比较器的工作原理 | 第63-64页 |
| 4.5.2 比较器的失调电压分析 | 第64-66页 |
| 4.6 SAR ADC版图设计及后仿 | 第66-69页 |
| 4.7 本章小结 | 第69-71页 |
| 第五章 总结和展望 | 第71-73页 |
| 5.1 工作总结 | 第71页 |
| 5.2 未来展望 | 第71-73页 |
| 参考文献 | 第73-77页 |
| 致谢 | 第77-79页 |
| 作者简介 | 第79-80页 |