| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-11页 |
| 1.1 课题研究背景以及意义 | 第7-8页 |
| 1.2 国内外研究现状 | 第8-10页 |
| 1.3 本文的主要工作 | 第10-11页 |
| 2 阵列天线系统建模 | 第11-22页 |
| 2.1 阵列天线方向图与阵元间互耦影响分析 | 第11-14页 |
| 2.2 互耦条件下的阵列天线系统建模 | 第14-22页 |
| 2.2.1 阵元嵌入方向图畸变 | 第14-16页 |
| 2.2.2 阵列输出畸变 | 第16-18页 |
| 2.2.3 数字阵列方向图的快速仿真 | 第18-22页 |
| 3 四通道和差单脉冲自适应算法研究 | 第22-41页 |
| 3.1 单脉冲测角原理 | 第22-28页 |
| 3.1.1 一维比幅单脉冲测角 | 第22-23页 |
| 3.1.2 一维比相单脉冲测角 | 第23-25页 |
| 3.1.3 阵列天线的一维单脉冲测角 | 第25-27页 |
| 3.1.4 二维单脉冲测角 | 第27-28页 |
| 3.2 四通道和差单脉冲自适应算法 | 第28-41页 |
| 3.2.1 自适应维度选择 | 第29-31页 |
| 3.2.2 一维波束形成 | 第31-36页 |
| 3.2.3 旁瓣干扰抑制的四通道波束形成 | 第36-38页 |
| 3.2.4 主瓣干扰抑制的四通道波束形成 | 第38-39页 |
| 3.2.5 角度估计 | 第39-41页 |
| 4 数字波束形成处理电路设计 | 第41-59页 |
| 4.1 数据采集电路 | 第41-46页 |
| 4.1.1 模拟信号的传输 | 第42页 |
| 4.1.2 模数转换芯片模拟前端 | 第42-43页 |
| 4.1.3 多通道模数转换电路的采样同步 | 第43页 |
| 4.1.4 模数转换后的数据传输 | 第43-46页 |
| 4.2 数据处理电路 | 第46-51页 |
| 4.2.1 Virtex-7 FPGA的配置电路设计 | 第47-48页 |
| 4.2.2 DSP的配置电路设计 | 第48-49页 |
| 4.2.3 Virtex-7与DSP之间的连接 | 第49-50页 |
| 4.2.4 对外数据、指令交互接口 | 第50-51页 |
| 4.3 时钟电路 | 第51-52页 |
| 4.4 电源电路 | 第52-56页 |
| 4.5 整板配置电路 | 第56-57页 |
| 4.6 PCB布局布线 | 第57-59页 |
| 5 数字波束形成电路程序设计与调试 | 第59-80页 |
| 5.1 电路基本功能调试 | 第59-66页 |
| 5.1.1 电源电路的调试 | 第59-61页 |
| 5.1.2 时钟电路调试 | 第61-62页 |
| 5.1.3 JESD204B接口程序设计调试 | 第62-66页 |
| 5.2 Virtex-7 FPGA程序设计与验证 | 第66-72页 |
| 5.2.1 数字下变频模块设计与验证 | 第66-70页 |
| 5.2.2 数字波束形成模块设计与验证 | 第70-72页 |
| 5.3 四通道和差单脉冲角度估计流程 | 第72-74页 |
| 5.4 FPGA动态局部重配置设计 | 第74-80页 |
| 5.4.1 动态局部重配置设计方法 | 第76-79页 |
| 5.4.2 动态局部重配置实验 | 第79-80页 |
| 6 总结与展望 | 第80-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-86页 |
| 附录 | 第86页 |