机器快保护系统控制器设计
| 致谢 | 第1-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7-12页 |
| 第一章 引言 | 第12-18页 |
| 1．1 课题背景 | 第12-16页 |
| 1．1．1 ADS简介 | 第12-13页 |
| 1．1．2 ADS注入器Ⅱ的快速保护需求 | 第13-14页 |
| 1．1．3 加速器快保护系统现状 | 第14-16页 |
| 1．2 论文研究内容 | 第16-18页 |
| 1．2．1 主要研究内容 | 第16页 |
| 1．2．2 课题技术难点 | 第16-17页 |
| 1．2．3 论文章节安排 | 第17-18页 |
| 第二章 系统设计 | 第18-26页 |
| 2．1 系统架构 | 第18-19页 |
| 2．2 终端组成 | 第19-21页 |
| 2．2．1 主控制器板卡 | 第19页 |
| 2．2．2 FPGA子板卡 | 第19-20页 |
| 2．2．3 板卡设计方案 | 第20-21页 |
| 2．3 通用型快速保护板卡主要硬件解决方案 | 第21-25页 |
| 2．3．1 FPGA控制器XC6SLX45T | 第21-22页 |
| 2．3．2 sfp光纤接口 | 第22-23页 |
| 2．3．3 数字输入隔离 | 第23页 |
| 2．3．4 千兆以太网 | 第23-24页 |
| 2．3．5 其他模块解决方案 | 第24-25页 |
| 2．4 控制器开发环境简介 | 第25-26页 |
| 第三章 硬件电路设计 | 第26-46页 |
| 3．1 核心支持系统 | 第26-31页 |
| 3．1．1 FPGA配置 | 第27-29页 |
| 3．1．2 系统时钟 | 第29-30页 |
| 3．1．3 实时时钟 | 第30页 |
| 3．1．4 普通外设 | 第30-31页 |
| 3．2 电口逻辑模块 | 第31-32页 |
| 3．3 低速光模块接口 | 第32-33页 |
| 3．4 通信模块 | 第33-38页 |
| 3．4．1 高速光纤传输接口 | 第33-35页 |
| 3．4．2 千兆以太网 | 第35-37页 |
| 3．4．3 USB接口 | 第37-38页 |
| 3．5 数据存储 | 第38-39页 |
| 3．5．1 EEPROM | 第38-39页 |
| 3．5．2 TF卡模块 | 第39页 |
| 3．6 电源设计 | 第39-46页 |
| 3．6．1 FPGA电源设计 | 第39-41页 |
| 3．6．2 电源网络 | 第41-46页 |
| 第四章 信号完整性分析及硬件版图设计 | 第46-64页 |
| 4．1 信号完整性问题提出 | 第46-54页 |
| 4．1．1 传输线理论 | 第46-47页 |
| 4．1．2 均匀传输线的特性阻抗计算 | 第47-50页 |
| 4．1．3 PCB 中特性阻抗相关的参数控制 | 第50-51页 |
| 4．1．4 差分互连 | 第51-54页 |
| 4．2 快保护板卡信号完整性需求分析 | 第54-55页 |
| 4．2．1 阻抗匹配和阻抗连续 | 第54页 |
| 4．2．2 相对延时 | 第54-55页 |
| 4．2．3 串扰 | 第55页 |
| 4．3 快保护板卡的层叠与阻抗设计 | 第55-64页 |
| 4．3．1 快保护板卡层叠设计 | 第55-56页 |
| 4．3．2 阻抗计算 | 第56-59页 |
| 4．3．3 元件布局 | 第59-60页 |
| 4．3．4 设计规则与PCB布线 | 第60-61页 |
| 4．3．5 电源、地网络布线设计 | 第61-64页 |
| 第五章 控制器功能测试 | 第64-79页 |
| 5．1 硬件测试 | 第64-66页 |
| 5．1．1 电气测试 | 第64-66页 |
| 5．2 功能测试 | 第66-76页 |
| 5．2．1 基于软核CPU的GPIO硬件功能测试 | 第66-68页 |
| 5．2．2 以太网硬件测试 | 第68-71页 |
| 5．2．3 SFP光纤传输测试 | 第71-74页 |
| 5．2．4 系统响应时间测试 | 第74-76页 |
| 5．3 程序设计 | 第76-79页 |
| 5．3．1 快速保护系统主要信号链路 | 第76页 |
| 5．3．2 主板程序逻辑 | 第76-77页 |
| 5．3．3 从板程序逻辑 | 第77页 |
| 5．3．4 板卡设置及程序框架设计 | 第77-79页 |
| 第六章 结论与展望 | 第79-80页 |
| 6．1 结论 | 第79页 |
| 6．2 下一步工作方向 | 第79-80页 |
| 参考文献 | 第80-82页 |
| 发表文章 | 第82页 |
