AES IP核设计及其在数字视频处理系统中的应用
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第1章 绪论 | 第8-11页 |
| ·课题的研究背景 | 第8页 |
| ·课题研究现状 | 第8-9页 |
| ·本课题主要工作与论文安排 | 第9-11页 |
| ·主要工作 | 第9-10页 |
| ·论文安排 | 第10-11页 |
| 第2章 加解密系统概述 | 第11-21页 |
| ·加解密系统概述 | 第11-14页 |
| ·加解密系统中的基本概念 | 第11-12页 |
| ·加解密系统模型 | 第12页 |
| ·对称与非对称密码技术 | 第12-14页 |
| ·AES 算法简介 | 第14-20页 |
| ·AES 算法的数学原理 | 第14-15页 |
| ·AES 算法的基本运算 | 第15-18页 |
| ·AES 加解密流程 | 第18-20页 |
| ·硬件加解密系统的优势 | 第20页 |
| ·本章小结 | 第20-21页 |
| 第3章 AES 算法硬件电路 IP 设计 | 第21-38页 |
| ·IP 设计技术概述 | 第21页 |
| ·FPGA 技术及其开发环境简介 | 第21-27页 |
| ·FPGA 简介 | 第21-24页 |
| ·QUARTUS Ⅱ 集成开发环境简介 | 第24-27页 |
| ·AES 算法 IP 硬件电路设计 | 第27-35页 |
| ·总体方案设计 | 第28-29页 |
| ·各模块详细设计 | 第29-35页 |
| ·AES 算法电路仿真与性能分析 | 第35-37页 |
| ·AES 电路仿真 | 第35-36页 |
| ·AES 电路性能分析 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 第4章 AES IP 在数字视频处理系统中的应用 | 第38-57页 |
| ·数字视频处理基础 | 第38-40页 |
| ·常见视频信号 | 第38页 |
| ·相关标准 | 第38-40页 |
| ·基于 FPGA 的视频处理系统设计 | 第40-50页 |
| ·系统概述 | 第40-41页 |
| ·数字视频信号的采集 | 第41-43页 |
| ·数字视频的缓存与处理 | 第43-47页 |
| ·视频输出模块 | 第47-50页 |
| ·在视频处理系统中应用 AES 算法模块 | 第50-56页 |
| ·视频加解密系统应用背景 | 第51页 |
| ·视频数据特点与加密方法 | 第51-53页 |
| ·AES 算法 IP 的应用 | 第53-56页 |
| ·本章小结 | 第56-57页 |
| 第5章 总结与展望 | 第57-58页 |
| ·工作总结 | 第57页 |
| ·工作展望 | 第57-58页 |
| 参考文献 | 第58-60页 |
| 致谢 | 第60页 |
