| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题研究背景 | 第7页 |
| ·交换体制概述 | 第7-10页 |
| ·电路交换 | 第7-8页 |
| ·分组交换 | 第8-10页 |
| ·MPLS | 第10页 |
| ·本文的主要工作和安排 | 第10-11页 |
| 第二章 专用交换单元概要设计 | 第11-23页 |
| ·专用交换单元的系统设计 | 第11-13页 |
| ·专用交换单元的需求分析 | 第11-12页 |
| ·专用交换单元的交换结构 | 第12-13页 |
| ·专用交换单元的设计方案 | 第13-23页 |
| ·专用交换单元的总体设计结构 | 第13-16页 |
| ·专用交换单元最小最大传输时延分析 | 第16-17页 |
| ·专用交换单元两片 FPGA 功能、速率分析及片间接口说明 | 第17-23页 |
| 第三章 CPU 接口及队列管理的详细设计与实现 | 第23-45页 |
| ·CPU 接口的设计及实现 | 第23-27页 |
| ·CPU 与 FPGA 接口信号说明 | 第23-24页 |
| ·CPU 接口信号详细处理方法 | 第24-27页 |
| ·专用交换单元队列管理的设计及实现 | 第27-45页 |
| ·专用交换单元队列管理需求分析 | 第28-29页 |
| ·队列管理方法及最小最大存储设计思想 | 第29-36页 |
| ·队列管理详细设计与实现 | 第36-45页 |
| 第四章 CPU 接口及队列管理的仿真分析 | 第45-55页 |
| ·仿真环境介绍 | 第45页 |
| ·CPU 接口的仿真与分析 | 第45-49页 |
| ·CPU 接口写仿真 | 第45-47页 |
| ·CPU 接口读仿真 | 第47-49页 |
| ·队列管理的仿真与分析 | 第49-55页 |
| ·队列入队出队仿真与分析 | 第49-52页 |
| ·队列最小最大存储限制仿真与分析 | 第52-55页 |
| 第五章 板级测试结果与问题分析 | 第55-65页 |
| ·板级测试环境 | 第55页 |
| ·板级测试结果 | 第55-60页 |
| ·路由交换性能测试 | 第55-56页 |
| ·优先级调度测试 | 第56-59页 |
| ·统计功能测试 | 第59-60页 |
| ·板级测试问题分析 | 第60-65页 |
| 结束语 | 第65-67页 |
| 致谢 | 第67-69页 |
| 参考文献 | 第69-71页 |
| 研究成果 | 第71-72页 |