C波段低杂散低相噪捷变频率源研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| ·频率合成技术 | 第9-11页 |
| ·频率合成技术的研究背景及国内外研究现状 | 第11-12页 |
| ·本文主要内容 | 第12-13页 |
| 第二章 频率合成技术的基本原理 | 第13-18页 |
| ·频率源的技术指标 | 第13-14页 |
| ·DDS 基本理论 | 第14-17页 |
| ·DDS 的频谱特性分析 | 第16-17页 |
| ·PLL | 第17-18页 |
| 第三章 系统方案的设计与分析 | 第18-36页 |
| ·混合式频率合成技术方案 | 第18-21页 |
| ·下变频锁相频率合成方案 | 第18-19页 |
| ·DDS 与 PLL 环外混频频率合成方案 | 第19-20页 |
| ·DDS 激励 PLL 频率合成方案 | 第20-21页 |
| ·系统指标要求及方案选择分析 | 第21-27页 |
| ·指标要求 | 第21-22页 |
| ·方案讨论及可行性分析 | 第22-27页 |
| ·具体方案 | 第27-36页 |
| ·DDS 芯片简介 | 第28-29页 |
| ·频率规划 | 第29-31页 |
| ·C 波段频率源方案 | 第31-32页 |
| ·杂散分析 | 第32-34页 |
| ·相位噪声分析 | 第34-36页 |
| 第四章 硬件电路的设计与软件控制实现 | 第36-60页 |
| ·DDS 模块设计 | 第36-42页 |
| ·DDS 时钟信号设计 | 第37页 |
| ·DDS 外围电路设计 | 第37-40页 |
| ·AD9910 PCB 版图设计 | 第40-42页 |
| ·中频二倍频模块设计 | 第42-44页 |
| ·方案的设计 | 第42-44页 |
| ·芯片选择 | 第44页 |
| ·上变频模块设计 | 第44-47页 |
| ·方案的设计 | 第44-45页 |
| ·芯片选择 | 第45-47页 |
| ·电路设计 | 第47页 |
| ·射频二倍频模块设计 | 第47-50页 |
| ·方案的设计 | 第48页 |
| ·芯片选择 | 第48-49页 |
| ·电路设计 | 第49-50页 |
| ·FPGA 控制 DDS 功能实现 | 第50-60页 |
| ·FPGA 与 AD9910 的连接 | 第50-51页 |
| ·AD9910 的控制时序 | 第51-52页 |
| ·脉冲 FMCW | 第52-59页 |
| ·跳频信号的实现 | 第59-60页 |
| 第五章 测试结果与实物 | 第60-70页 |
| ·DDS 输出信号杂散测试结果 | 第60-62页 |
| ·脉冲 FMCW 测试结果 | 第62-65页 |
| ·C 波段频率源杂散测试结果 | 第65-66页 |
| ·C 波段频率源相噪测试结果 | 第66-67页 |
| ·系统实物图 | 第67-70页 |
| 第六章 结论 | 第70-71页 |
| ·课题总结 | 第70页 |
| ·改进与不足 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-74页 |
| 硕士期间发表论文 | 第74-75页 |
