| 摘要 | 第1-6页 |
| ABSTRACT | 第6-18页 |
| 第一章 引言 | 第18-25页 |
| ·频率合成的方法 | 第18-19页 |
| ·锁相环频率合成器的发展现状 | 第19-23页 |
| ·本文的研究背景和设计思路 | 第23-24页 |
| ·本人所做的工作以及本论文的组织结构 | 第24-25页 |
| 第二章 电荷泵型锁相环频率合成器的原理和行为级建模 | 第25-45页 |
| ·CPPLL 的基本原理 | 第25-26页 |
| ·PLL 设计的关键参数和评价指标 | 第26-30页 |
| ·频率范围和中心频率 | 第26页 |
| ·锁定时间 | 第26-27页 |
| ·相位噪声和时钟抖动 | 第27-29页 |
| ·杂散 | 第29-30页 |
| ·功耗和可集成度 | 第30页 |
| ·环路的传输函数 | 第30-38页 |
| ·鉴频鉴相器/电荷泵（PFD/CP）的传输函数 | 第31-32页 |
| ·环路滤波器（LF）的传输函数 | 第32-33页 |
| ·VCO 的传输函数 | 第33页 |
| ·分频器的传输函数 | 第33页 |
| ·系统传输函数 | 第33-38页 |
| ·噪声分析 | 第38-41页 |
| ·带外噪声分析 | 第38-39页 |
| ·带内噪声分析 | 第39-41页 |
| ·行为级建模（Behavior Models） | 第41-44页 |
| ·本章小结 | 第44-45页 |
| 第三章 电荷泵型锁相环频率合成器的电路设计 | 第45-71页 |
| ·压控振荡器 VCO 的设计 | 第45-51页 |
| ·VCO 的拓扑结构的比较与选择 | 第46-47页 |
| ·环型 VCO 的延迟级（delay cell） | 第47-48页 |
| ·延迟单元和摆幅控制电路设计 | 第48-50页 |
| ·输出缓冲器电路设计 | 第50-51页 |
| ·鉴频鉴相器和电荷泵（PFD/CP）的设计 | 第51-54页 |
| ·相位检测器的类型 | 第51页 |
| ·PFD 的电路设计 | 第51-53页 |
| ·电荷泵电路设计 | 第53-54页 |
| ·分频器的设计 | 第54-57页 |
| ·整数倍分频的实现 | 第54-56页 |
| ·五分频电路中 D 触发器和与门的模拟电路实现 | 第56-57页 |
| ·差分转单端电路的设计 | 第57页 |
| ·环路滤波器的设计 | 第57-65页 |
| ·对锁相环环路参数的进一步研究 | 第58-62页 |
| ·其他环路参数的影响 | 第62-65页 |
| ·环路参数影响总结 | 第65页 |
| ·电源管理电路设计 | 第65-68页 |
| ·LDO 的设计 | 第65-67页 |
| ·Power down 电路的设计 | 第67-68页 |
| ·电流偏置电路的设计 | 第68页 |
| ·锁定检测（LD，Lock Detector）电路的设计 | 第68页 |
| ·锁相环整体前仿结果 | 第68-70页 |
| ·锁定检测电路输出的 PLL_LOCK 信号和 VCO 控制信号 Vctrl | 第69-70页 |
| ·VCO 的输出 | 第70页 |
| ·本章小结 | 第70-71页 |
| 第四章 CPPLL 型频率合成器的版图设计、后仿真以及测试 | 第71-83页 |
| ·锁相环的版图设计 | 第71-76页 |
| ·整体版图设计 | 第71-74页 |
| ·后仿真结果 | 第74-76页 |
| ·锁相环时钟抖动（jitter）性能的仿真流程 | 第76-77页 |
| ·PLL 芯片测试情况 | 第77-82页 |
| ·测试环境 | 第78页 |
| ·测试结果 | 第78-81页 |
| ·测试总结 | 第81-82页 |
| ·本章小结 | 第82-83页 |
| 第五章 下采样型锁相环电路的设计 | 第83-106页 |
| ·SSPLL 的原理 | 第83-88页 |
| ·下采样鉴相器/电荷泵（SSPD/CP）的原理 | 第83-85页 |
| ·增益控制技术 | 第85-86页 |
| ·SSPLL 的锁频环路（FLL，Frequency Locked-Loop） | 第86-88页 |
| ·环路参数的确定 | 第88页 |
| ·SSPLL 的具体电路设计 | 第88-99页 |
| ·自偏置型的 VCO | 第89-93页 |
| ·Pulser 电路设计 | 第93-94页 |
| ·SSPD/CP 电路设计 | 第94-98页 |
| ·环路参数的确定 | 第98-99页 |
| ·SSPLL 仿真结果 | 第99-104页 |
| ·VCO 控制电压 Vctrl波形 | 第99-100页 |
| ·VCO 的输出波形（VP0、VN0、VP45、VN45） | 第100页 |
| ·SSPD 的输入输出波形 | 第100-101页 |
| ·Pulser 的输出 | 第101页 |
| ·电平转换器（level converter）的输入输出 | 第101-102页 |
| ·gm-CP 的电流情况 | 第102页 |
| ·死区产生器的输入输出（UP 与 FLL_UP、DN 与 FLL_DN） | 第102-103页 |
| ·PFD 的输入（Div 与 Ref） | 第103页 |
| ·环路动态特性 | 第103-104页 |
| ·与 CPPLL 在相噪性能上的比较 | 第104-105页 |
| ·本章小结 | 第105-106页 |
| 第六章 总结与展望 | 第106-108页 |
| ·工作总结 | 第106-107页 |
| ·展望 | 第107-108页 |
| 致谢 | 第108-109页 |
| 参考文献 | 第109-113页 |
| 个人简历及攻读硕士学位期间的研究成果 | 第113-114页 |
