| 摘要 | 第1-6页 |
| ABSTRACT | 第6-13页 |
| 第一章 绪论 | 第13-17页 |
| ·概述 | 第13-14页 |
| ·国内外研究现状 | 第14-15页 |
| ·本文的研究内容及组织结构 | 第15-17页 |
| 第二章 TIADC 系统基础理论 | 第17-28页 |
| ·TIADC 基本理论 | 第17-20页 |
| ·TIADC 误差模型 | 第20-25页 |
| ·偏置失配误差模型 | 第22-23页 |
| ·增益失配误差模型 | 第23-24页 |
| ·时钟失配误差模型 | 第24-25页 |
| ·衡量本设计性能的指标介绍 | 第25-27页 |
| ·本章小结 | 第27-28页 |
| 第三章 TIADC 系统时钟失配盲自适应校准算法研究 | 第28-48页 |
| ·盲自适应校准原理与结构 | 第28-29页 |
| ·现有的 TIADC 数字后校准方案 | 第29-41页 |
| ·基于 PFB 结构的时钟误差校准算法研究 | 第29-34页 |
| ·基于 FMC 结构的时钟误差校准算法研究 | 第34-41页 |
| ·TIADC 系统时钟误差估计算法研究 | 第41-47页 |
| ·宽平稳随机信号的相关特性 | 第42页 |
| ·基于宽平稳信号的误差估计算法 | 第42-47页 |
| ·本章小结 | 第47-48页 |
| 第四章 高速高效 FIR 算法研究 | 第48-64页 |
| ·基于快速卷积的并行 FIR 算法研究 | 第48-58页 |
| ·传统并行结构 | 第49-50页 |
| ·FFAS 并行算法研究 | 第50-54页 |
| ·ISCA 并行算法研究 | 第54-56页 |
| ·二级并行结构研究 | 第56-58页 |
| ·四通道 TIADC 数字后校准系统滤波器设计 | 第58-61页 |
| ·八并行 TIADC 数字后校准系统滤波器设计 | 第61-63页 |
| ·本章小结 | 第63-64页 |
| 第五章 电路设计与实现 | 第64-78页 |
| ·TIADC 时钟失配数字后校准电路方案简介 | 第64-74页 |
| ·串并转换 DEM 模块设计 | 第64-65页 |
| ·处理矩阵的电路实现 | 第65-70页 |
| ·校准电路总体设计和接口定义 | 第70-71页 |
| ·TIADC 时钟失配数字后校准电路仿真与综合 | 第71-73页 |
| ·八通道 TIADC 数字后校准系统滤波器设计 | 第73-74页 |
| ·TIADC 时钟失配数字后校准电路 FPGA 验证 | 第74-77页 |
| ·本章小结 | 第77-78页 |
| 第六章 结束语 | 第78-80页 |
| ·总结 | 第78页 |
| ·不足与展望 | 第78-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-85页 |
| 个人简历及攻读硕士学位期间的研究成果 | 第85-86页 |