万兆以太网CPRI分组传输硬件设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-17页 |
| 第一章 绪论 | 第17-20页 |
| ·研究背景及意义 | 第17-18页 |
| ·论文内容及章节安排 | 第18-20页 |
| 第二章 CPRI 分组传输关键技术 | 第20-46页 |
| ·引言 | 第20页 |
| ·10GE 技术 | 第20-25页 |
| ·10GE 概述 | 第20-21页 |
| ·物理层结构 | 第21-22页 |
| ·物理层工作原理 | 第22-25页 |
| ·以太网同步技术 | 第25-38页 |
| ·锁相环技术 | 第26-32页 |
| ·时钟恢复技术 | 第32-38页 |
| ·CPRI 接口协议 | 第38-45页 |
| ·系统描述 | 第38-40页 |
| ·接口指标 | 第40-41页 |
| ·接口规范 | 第41-45页 |
| ·小结 | 第45-46页 |
| 第三章 CPRI 分组传输需求分析 | 第46-56页 |
| ·引言 | 第46页 |
| ·CPRI 系统功能需求 | 第46-50页 |
| ·系统应用场景 | 第46-48页 |
| ·REC 功能需求 | 第48-49页 |
| ·RE 功能需求 | 第49-50页 |
| ·时钟需求 | 第50-52页 |
| ·接口间时钟同步 | 第50-51页 |
| ·本地时钟校准 | 第51-52页 |
| ·测试需求 | 第52-54页 |
| ·时钟抖动测试 | 第53页 |
| ·时延抖动测试 | 第53页 |
| ·RTT 测试 | 第53-54页 |
| ·BER 测试 | 第54页 |
| ·系统指标需求 | 第54-55页 |
| ·小结 | 第55-56页 |
| 第四章 CPRI 分组传输硬件概要设计 | 第56-71页 |
| ·引言 | 第56页 |
| ·平台结构设计 | 第56-57页 |
| ·机箱结构 | 第56-57页 |
| ·板卡结构 | 第57页 |
| ·总体方案设计 | 第57-60页 |
| ·系统整体方案 | 第58页 |
| ·单板实现方案 | 第58-60页 |
| ·系统时钟方案设计 | 第60-63页 |
| ·同步以太网模式 | 第60-61页 |
| ·非同步以太网模式 | 第61-63页 |
| ·核心器件选型 | 第63-70页 |
| ·小结 | 第70-71页 |
| 第五章 CPRI 分组传输硬件详细设计与实现 | 第71-105页 |
| ·引言 | 第71页 |
| ·功能模块详细设计与电路实现 | 第71-95页 |
| ·MPC 操作管理模块 | 第71-78页 |
| ·FPGA 信号处理模块 | 第78-84页 |
| ·时钟及接口模块 | 第84-92页 |
| ·电源模块 | 第92-94页 |
| ·整板复位 | 第94-95页 |
| ·系统散热 | 第95-99页 |
| ·机箱散热 | 第96页 |
| ·芯片级散热 | 第96-99页 |
| ·印刷电路板 | 第99-104页 |
| ·层叠 | 第99-100页 |
| ·布局 | 第100-101页 |
| ·SI 及 EMI | 第101-104页 |
| ·小结 | 第104-105页 |
| 第六章 测试与性能分析 | 第105-121页 |
| ·引言 | 第105页 |
| ·功能测试 | 第105-111页 |
| ·MPC 测试 | 第105-107页 |
| ·FPGA 测试 | 第107-108页 |
| ·PLL 测试 | 第108-109页 |
| ·接口功能测试 | 第109-111页 |
| ·性能测试 | 第111-120页 |
| ·时钟抖动测试 | 第111-115页 |
| ·时延抖动测试 | 第115-117页 |
| ·RTT 测试 | 第117-120页 |
| ·BER 测试 | 第120页 |
| ·小结 | 第120-121页 |
| 第七章 结束语 | 第121-123页 |
| ·本文总结及主要贡献 | 第121页 |
| ·下一步工作建议 | 第121-123页 |
| 致谢 | 第123-124页 |
| 参考文献 | 第124-126页 |
| 附录 A 时延抖动测试数据 | 第126-132页 |
| 附录 B 系统硬件板卡实物图 | 第132-133页 |
| 附录 C 系统测试场景图 | 第133-134页 |
| 个人简历 | 第134-135页 |
| 攻读硕士学位期间的研究成果 | 第135-136页 |
