片上多线程体系结构资源分配策略的研究
| 摘要 | 第1-6页 |
| Abstract | 第6-18页 |
| 第1章 绪论 | 第18-36页 |
| ·引言 | 第18-19页 |
| ·片上多线程体系结构 | 第19-29页 |
| ·线程级并行的特点 | 第21页 |
| ·显式多线程 | 第21-26页 |
| ·隐式多线程 | 第26-28页 |
| ·冗余多线程 | 第28页 |
| ·CMT的发展趋势 | 第28-29页 |
| ·片上多线程处理器的资源分配问题 | 第29-33页 |
| ·研究目的和意义 | 第30页 |
| ·需要分配的各种资源 | 第30-31页 |
| ·资源分配的效率 | 第31-32页 |
| ·资源分配的公平 | 第32页 |
| ·实现代价的考虑 | 第32页 |
| ·性能和容错的权衡 | 第32-33页 |
| ·安全方面的考虑 | 第33页 |
| ·资源互补性的挖掘和利用 | 第33页 |
| ·片上多线程体系结构的模拟实验研究 | 第33-34页 |
| ·模拟研究的意义 | 第33-34页 |
| ·模拟精度和速度问题 | 第34页 |
| ·本文主要研究内容与结构 | 第34-36页 |
| 第2章 模拟实验环境的建立 | 第36-48页 |
| ·引言 | 第36页 |
| ·相关模拟器 | 第36-39页 |
| ·SimpleScalar | 第36-39页 |
| ·其它模拟工具 | 第39页 |
| ·测试程序集 | 第39-43页 |
| ·SPEC CPU 2000 | 第39-40页 |
| ·SimPoint代表性片段 | 第40-41页 |
| ·基准程序的分类 | 第41-43页 |
| ·OpenSimCMT的设计与实现 | 第43-46页 |
| ·设计要点 | 第43-44页 |
| ·实现过程 | 第44-45页 |
| ·应用过程 | 第45-46页 |
| ·模拟精度和速度方面的考虑 | 第46-47页 |
| ·保证模拟精度 | 第46-47页 |
| ·提高模拟速度和进度 | 第47页 |
| ·本章小结 | 第47-48页 |
| 第3章 两级分配多可用重命名寄存器 | 第48-66页 |
| ·引言 | 第48页 |
| ·寄存器重命名技术 | 第48-52页 |
| ·寄存器映射表 | 第49-50页 |
| ·重命名寄存器的存储位置 | 第50-51页 |
| ·寄存器文件的改进措施 | 第51页 |
| ·来自SMT的新挑战 | 第51-52页 |
| ·2L-MuRR体系结构 | 第52-59页 |
| ·寄存器目标值的分布特点 | 第52-53页 |
| ·2L-MuRR的提出 | 第53页 |
| ·基本结构 | 第53-55页 |
| ·存储字段的分配和回收 | 第55-56页 |
| ·存储字段的划分 | 第56-57页 |
| ·流水线的变动 | 第57页 |
| ·死锁的预防 | 第57-58页 |
| ·实现代价分析 | 第58-59页 |
| ·实验及分析 | 第59-65页 |
| ·性能 | 第60-62页 |
| ·寄存器存储能力 | 第62-63页 |
| ·寄存器各字段占用的均衡性 | 第63-64页 |
| ·寄存器访问量 | 第64页 |
| ·更多线程时的表现 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 第4章 线程感知的寄存器重命名和资源分配 | 第66-86页 |
| ·引言 | 第66-68页 |
| ·资源分配策略及分析评述 | 第68-72页 |
| ·ICOUNT的局限性 | 第68-69页 |
| ·各种改进策略 | 第69-72页 |
| ·资源分配的效率和公平 | 第72-74页 |
| ·资源滥用现象 | 第72-73页 |
| ·资源占用均衡度 | 第73-74页 |
| ·TSRR策略 | 第74-80页 |
| ·TSRR的提出 | 第74-75页 |
| ·基本原理 | 第75-77页 |
| ·运行方式 | 第77-78页 |
| ·实现代价分析 | 第78-79页 |
| ·隐显结合的发展方向 | 第79-80页 |
| ·实验及分析 | 第80-85页 |
| ·性能 | 第80-82页 |
| ·资源使用情况 | 第82-84页 |
| ·local调整间隔的影响 | 第84-85页 |
| ·global尺寸的影响 | 第85页 |
| ·本章小结 | 第85-86页 |
| 第5章 间隔译码的同时冗余线程 | 第86-106页 |
| ·引言 | 第86-87页 |
| ·处理器容错措施 | 第87-92页 |
| ·检/纠错编码 | 第88页 |
| ·利用空闲资源重复计算 | 第88页 |
| ·步锁 | 第88页 |
| ·指令动态验证 | 第88-89页 |
| ·冗余多线程 | 第89-91页 |
| ·容错体系结构的发展趋势 | 第91-92页 |
| ·SRT性能约束分析 | 第92-94页 |
| ·主要硬件结构 | 第93页 |
| ·性能约束 | 第93-94页 |
| ·SD-SRT | 第94-99页 |
| ·统一取指队列 | 第95-97页 |
| ·间隔译码 | 第97页 |
| ·统一寄存器重命名 | 第97-98页 |
| ·实现代价分析 | 第98页 |
| ·容错能力分析 | 第98-99页 |
| ·实验及分析 | 第99-105页 |
| ·性能 | 第99-102页 |
| ·取指数量 | 第102-103页 |
| ·D-Cache访问量 | 第103页 |
| ·SD-SRT与SRT的资源占用 | 第103-105页 |
| ·本章小结 | 第105-106页 |
| 第6章 D-Cache分配效率与安全 | 第106-116页 |
| ·引言 | 第106-107页 |
| ·D-Cache隐蔽信道 | 第107-109页 |
| ·隐蔽信道的形成 | 第107-108页 |
| ·解决措施分析 | 第108-109页 |
| ·D-Cache的动态按路分配 | 第109-111页 |
| ·提出依据 | 第109页 |
| ·基本过程 | 第109-111页 |
| ·实现代价分析 | 第111页 |
| ·实验及分析 | 第111-115页 |
| ·性能 | 第111-112页 |
| ·D-Cache失效率 | 第112-113页 |
| ·D-Cache占用均衡度 | 第113-115页 |
| ·本章小结 | 第115-116页 |
| 结论 | 第116-118页 |
| 参考文献 | 第118-130页 |
| 攻读博士学位期间所发表的学术论文 | 第130-133页 |
| 致谢 | 第133-134页 |
| 个人简历 | 第134页 |
