| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题背景及来源 | 第7-8页 |
| ·国内外研究现状 | 第8-9页 |
| ·论文研究内容及意义 | 第9页 |
| ·设计思路及实现手段 | 第9-10页 |
| ·论文结构安排 | 第10-11页 |
| 第二章 处理器的体系结构 | 第11-19页 |
| ·体系结构概述 | 第11-12页 |
| ·SPARC V8 | 第12-14页 |
| ·AMBA | 第14页 |
| ·容错问题 | 第14-15页 |
| ·编码风格 | 第15-16页 |
| ·Cache系统概述 | 第16-17页 |
| ·Cache设计时应考虑的问题 | 第17-18页 |
| ·Cache系统与外部接口 | 第18-19页 |
| 第三章 Cache的设计及实现 | 第19-37页 |
| ·Cache的基本参数选择 | 第19-21页 |
| ·Cache控制器的设计 | 第21-26页 |
| ·设计方案 | 第21-22页 |
| ·Cache控制器的实现 | 第22-26页 |
| ·Cache系统与IU的数据一致性 | 第26-28页 |
| ·I/O和Cache数据的一致性问题 | 第26-27页 |
| ·IU与I-Cache控制器的一致性 | 第27-28页 |
| ·提高Cache性能的方法 | 第28-37页 |
| ·常用降低Cache缺失代价设计方法分析以及相关工作 | 第29-30页 |
| ·猝发访问 | 第30-31页 |
| ·在关键字优先基础上的非阻塞数据Cache设计方法 | 第31-34页 |
| ·类非阻塞的指令Cache设计方法 | 第34-37页 |
| 第四章 Cache的低功耗设计 | 第37-47页 |
| ·组相联Cache的低功耗设计技术 | 第37-40页 |
| ·采用串行访问方式的低功耗组相联Cache | 第40-47页 |
| ·串行访问与并行访问组相联Cache的原理 | 第41-42页 |
| ·串行访问Tag/Data SRAM的组相联Cache | 第42-44页 |
| ·并行访问Tag/Data SRAM的组相联Cache | 第44-45页 |
| ·两种不同方式实现的Cache的功耗比较 | 第45-47页 |
| 第五章 仿真与综合 | 第47-54页 |
| ·功能仿真 | 第47-51页 |
| ·设计规范 | 第47-48页 |
| ·仿真方案设计 | 第48页 |
| ·仿真平台 | 第48-50页 |
| ·仿真 | 第50页 |
| ·测试总结 | 第50-51页 |
| ·综合 | 第51-54页 |
| 第六章 结束语 | 第54-55页 |
| 致谢 | 第55-56页 |
| 参考文献 | 第56-59页 |
| 硕士期间发表的论文和参考的科研工程项目 | 第59-60页 |
