500MSPS双通道任意波形发生器数字电路设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-15页 |
| ·研究背景 | 第10-11页 |
| ·国内外发展现状 | 第11-12页 |
| ·本论文的主要任务及章节安排 | 第12-15页 |
| 第二章 方案选择与总体设计 | 第15-26页 |
| ·直接数字合成技术 | 第15-18页 |
| ·双通道任意波形发生器数字硬件电路结构 | 第18-19页 |
| ·任意波形合成方案 | 第19-24页 |
| ·DDS 实现方案选择 | 第20-21页 |
| ·波形存储器选择 | 第21-22页 |
| ·并行取样的DDS 技术 | 第22-23页 |
| ·并串转换模块的设计 | 第23-24页 |
| ·调制方案选择 | 第24页 |
| ·同步时钟的设计 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第三章 数字系统硬件设计 | 第26-41页 |
| ·时钟发生器硬件设计 | 第26-28页 |
| ·存储器硬件设计 | 第28-30页 |
| ·数模转换模块 | 第30-34页 |
| ·DAC 时钟 | 第30-33页 |
| ·多片DAC 的同步控制 | 第33-34页 |
| ·DAC 的满量程电流 | 第34页 |
| ·模数转换器 | 第34-35页 |
| ·数字电路硬件设计 | 第35-36页 |
| ·信号完整性设计 | 第36-40页 |
| ·本章小结 | 第40-41页 |
| 第四章 数字关键模块的设计 | 第41-58页 |
| ·地址划分与译码 | 第41-42页 |
| ·高、低速DDS 模块 | 第42-43页 |
| ·数据存储读写控制模块 | 第43-45页 |
| ·并串转换模块 | 第45-47页 |
| ·时钟锁相环 | 第45页 |
| ·并串转换模块 | 第45-47页 |
| ·调制波模块 | 第47-57页 |
| ·振幅调制波形 | 第47-50页 |
| ·频率调制波形 | 第50-52页 |
| ·扫频波形 | 第52-53页 |
| ·FSK 波形与PSK 波形 | 第53-55页 |
| ·Burst 调制 | 第55-57页 |
| ·各硬件电路接口控制模块 | 第57页 |
| ·本章小结 | 第57-58页 |
| 第五章 调试与测试 | 第58-65页 |
| ·系统调试 | 第58-59页 |
| ·波形输出参数验证 | 第59-64页 |
| ·输出波形验证 | 第59-60页 |
| ·调制波形验证 | 第60-61页 |
| ·采样率验证 | 第61页 |
| ·最高输出频率验证 | 第61-62页 |
| ·输出频率指标验证 | 第62-63页 |
| ·通道同步和相位差验证 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 第六章 结论与展望 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 附录 | 第69-71页 |
| 攻硕期间取得的研究成果 | 第71-72页 |
